一种含电荷阻隔层的复合基底、复合薄膜及其制备方法技术

本申请提供了一种含电荷阻隔层的复合基底、复合薄膜及其制备方法，属于半导体元件制备领域。通过对衬底基板的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层，然后在掺杂后的衬底基板上制备缺陷层，缺陷层采用在衬底基板上沉积制备或者采用腐蚀法腐蚀衬底基板或采用注入法注入衬底基板产生注入损伤，形成缺陷层；再在缺陷层上采用沉积法或氧化法制备隔离层，形成复合基底；将薄膜基体注入片与复合基底的隔离层进行键合形成键合体，并进行热处理形成复合薄膜。本发明专利技术的复合基底、复合薄膜增加了用于阻止缺陷层中的电荷下溢的电荷阻隔层，能够大幅度提高衬底层和缺陷层界面间的阻抗，防止影响其在电子元器件制备中的应用。应用。应用。

【技术实现步骤摘要】
一种含电荷阻隔层的复合基底、复合薄膜及其制备方法


[0001]本申请属于半导体元件制备领域，特别涉及一种含电荷阻隔层的复合基底、复合薄膜及其制备方法。

技术介绍

[0002]薄膜材料在当今半导体产业中成为越来越重要的材料。其满足了电子元器件向小型化、低功耗、高性能方向发展的要求。近年来一种被称为绝缘体上的薄膜结构材料越来越引起工业界的重视。其主要包含最上方的有源层、中间的绝缘介质层和半导体衬底。这种绝缘体上的薄膜结构在CPU芯片、存储器、放大器、滤波器、调制器的都展现出良好的应用性能。
[0003]当绝缘体与半导体材料接触时，界面上会由于缺陷能级的存在吸引附近半导体材料中的载流子在界面附近集中，产生表面寄生电导效应(ParasiticSurface Conductance,PSC)。这种效应会对一些元器件的最终性能带来恶劣的影响，如金属
‑
氧化物
‑
半导体(Metal Oxide Semiconductor,MOS)器件中电学性能稳定性，一些射频器件如放大器，滤波器，调制器等的射频损耗。
[0004]CN 112260660 A示出一种现有技术薄膜结构材料的层结构示意图，现有技术在绝缘层与衬底层之间引入富含载流子陷阱的缺陷层，用于捕获载流子，抑制PSC效应。CN 114497197 A公开了一种具有捕获结构的复合衬底及其制备方法及电子元器件，捕获结构中负电荷活性中心能够吸附附件的金属阳离子，抑制PSC效应。但是其存在以下问题：当对该复合衬底、复合薄膜进行表面加工处理时，例如表面离子束轰击，会导致复合衬底、复合薄膜的表面电压增加，达到击穿电压，出现电荷下溢的现象，给器件带来后续的不良影响。

技术实现思路

[0005]针对现有技术存在的上述问题，本专利技术所要解决的第一技术问题是提供一种含电荷阻隔层的复合基底，并利用复合基底制备得到复合薄膜；本专利技术所要解决的第二技术问题是提供一种该复合基底、复合薄膜的制备方法；本专利技术所要解决的第三技术问题是提供该复合基底、复合薄膜在制备电子元器件中的应用。
[0006]为解决上述问题，本专利技术提供如下技术方案：
[0007]第一方面，一种含电荷阻隔层的复合基底，依次包括：衬底层、电荷阻隔层、缺陷层和隔离层；所述电荷阻隔层用于阻止所述缺陷层中的电荷下溢。
[0008]作为本专利技术的一种优选，电荷阻隔层是基于界面热扩散掺杂法或离子注入掺杂法对衬底层的工艺面进行界面热扩散掺杂或离子注入掺杂制得的，掺杂的浓度为0.1at％～10at％。
[0009]作为本专利技术的一种优选，在基于界面热扩散法制备电荷阻隔层时，将衬底层的工艺面与Ge片进行贴片键合，在真空或惰性气氛条件下通过界面热扩散退火达到键合，退火后清洗剥离Ge片并干燥。
[0010]作为本专利技术的一种优选，在基于界面热扩散掺杂法制备电荷阻隔层时，将衬底层的工艺面与Ge片进行贴片键合，在He氛围下，正压为0.1pa，于放电等离子体烧结炉内400～600℃热扩散退火10～14h，退火后使用RCA清洗剥离Ge片，SCA1清洗液收尾，离心力甩干。
[0011]作为本专利技术的一种优选，放电等离子体烧结炉内500℃热扩散退火12h。
[0012]作为本专利技术的一种优选，在基于离子注入掺杂法制备电荷阻隔层时，使用Ge
+
和/或P
5+
在缺陷层的工艺面进行离子注入掺杂；离子注入的剂量≤1
×
10
14
ions/cm2，注入能量为20～30kev，注入深度为1～10nm。在离子注入掺杂后，使用RCA清洗，SCA1清洗液收尾，离心力甩干。
[0013]第二方面，一种含电荷阻隔层的复合薄膜，包括复合基底以及复合于复合基底的隔离层上的薄膜层。
[0014]第三方面，一种制备含电荷阻隔层的复合薄膜的方法，包括以下步骤：
[0015]S1、准备衬底基板和薄膜基体；
[0016]S2、对衬底基板的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层，然后在掺杂后的衬底基板上制备缺陷层，缺陷层采用在衬底基板上沉积制备或者采用腐蚀法腐蚀衬底基板或采用注入法注入衬底基板产生注入损伤，形成缺陷层；再在缺陷层上采用沉积法或氧化法制备隔离层，形成复合基底；
[0017]S3、基于离子注入法对薄膜基体的工艺面进行注入离子得到薄膜基体注入片，所述薄膜基体注入片依次包括薄膜层、注入层和余质层；
[0018]S4、将薄膜基体注入片与复合基底的隔离层进行键合形成键合体，对所述键合体进行热处理，使所述余质层沿所述注入层由键合体剥离，将所述薄膜层转移至所述复合基底上形成复合薄膜。
[0019]在本实例中，衬底基板的材料可以为现有技术中任意一种能够用作衬底基板的材料，不做特别限定，可以根据实际需要而具体选择，例如，可以为硅、蓝宝石、石英、碳化硅、氮化硅、铌酸锂、钽酸锂、石英玻璃。
[0020]在本实例中，薄膜基体是指具有一定厚度的，用于得到薄膜层的基础材料。薄膜基体的材料可以为现有技术中任意一种能够用作薄膜基体的材料，不做特别限定，可以根据实际需要而具体选择，例如，可以为铌酸锂晶体、钽酸锂晶体、砷化镓、硅、陶瓷、四硼酸锂、砷化镓、磷酸钛氧钾、磷酸钛氧铷晶体或石英。
[0021]作为本专利技术的一种优选，缺陷层材料选自多晶或者非晶的碳化硅层、硅层、氮化硅层或多晶锗中的至少一种。
[0022]作为本专利技术的一种优选，对掺杂后的衬底基板采用沉积法沉积缺陷层材料，例如，采用沉积法沉积多晶硅、采用沉积法沉积多晶碳化硅(沉积不会有非晶的状态)、采用沉积法沉积多晶锗，如果衬底基板为硅基板，那么采用腐蚀法腐蚀衬底晶圆或采用注入法注入衬底晶圆产生注入损伤，形成非晶硅缺陷层(腐蚀和注入才会产生非晶的状态)。
[0023]由于缺陷层中存在一定密度的晶格缺陷，能够捕获缺陷层相邻层间的载流子，避免载流子聚集，降低复合薄膜的损耗。
[0024]作为本专利技术的一种优选，缺陷层的厚度为300nm～5000nm。
[0025]作为本专利技术的一种优选，隔离层的材质选自二氧化硅、氮氧化硅、氮化硅中的一种。
[0026]作为本专利技术的一种优选，在缺陷层上采用沉积法或氧化法制备隔离层。氧化法制备的隔离层是二氧化硅，沉积法制备的隔离层可以为二氧化硅、氮化硅、氧化铝或者氮化铝。
[0027]在本实例中，采用沉积法制备隔离层时，沉积的方式不做特别限定，可以为化学气相沉积(CVD)、物理气相沉积(PVD)或者磁控溅射法。
[0028]作为本专利技术的一种优选，采用沉积法制备隔离层时，隔离层的厚度为200nm～3000nm。
[0029]在本实例中，采用氧化法制备隔离层时，缺陷层的工艺面远离衬底基板的一侧发生氧化，另一侧则不发生氧化。
[0030]作为本专利技术的一种优选，氧化的温度为900～1000℃。
[0031]作为本专利技术的一种优选，当缺陷层材料为多晶硅层时，氧化处理后本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种含电荷阻隔层的复合基底，其特征在于，依次包括：衬底层、电荷阻隔层、缺陷层和隔离层；所述电荷阻隔层用于阻止所述缺陷层中的电荷下溢。2.根据权利要求1所述的复合基底，其特征在于，电荷阻隔层是基于界面热扩散掺杂法或离子注入掺杂法对衬底层的工艺面进行界面热扩散掺杂或离子注入掺杂制得的。3.根据权利要求2所述的复合基底，其特征在于，在基于界面热扩散法制备电荷阻隔层时，将衬底层的工艺面与Ge片进行贴片键合，在真空或惰性气氛条件下通过界面热扩散退火达到键合，退火后清洗剥离Ge片并干燥。4.根据权利要求2所述的复合基底，其特征在于，在基于离子注入掺杂法制备电荷阻隔层时，使用Ge
+
和/或P
5+
进行离子注入掺杂；所述离子注入的剂量≤1
×
10
14
ions/cm2，离子注入的能量为20～30kev，离子注入的深度为1～10nm。5.一种含电荷阻隔层的复合薄膜，其特征在于，包括权利要求1所述的复合基底以及复合于复合基底的隔离层上的薄膜层。6.一种制备权利要求5所述的含电荷阻隔层的复合薄膜的方法，其特征在于，包括以下步骤：S1、准备衬底基板和薄膜基体；S2、对衬底基板的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层，然后在掺杂后的衬底基板上制备缺陷层，缺陷层采用在衬底基板上...

【专利技术属性】
技术研发人员：陈明珠，连坤，王金翠，张涛，董玉爽，
申请(专利权)人：济南晶正电子科技有限公司，
类型：发明
国别省市：