一种PN结制备方法、半导体器件的制作方法技术

本发明专利技术公开了半导体功率器件领域的一种PN结制备方法、半导体器件的制作方法，旨在解决现有工艺制成的PN结漏电流偏大的技术问题。其包括在N型衬底表面生长牺牲氧化层；向含牺牲氧化层面的N型衬底注入P型杂质，并在氮气气氛中推进P型杂质形成PN结；腐蚀去掉N型衬底表面的牺牲氧化层，并在PN结的上表面生长氧化层；本发明专利技术方法制成的PN结可解决现有工艺制成PN结漏电流一致性差的问题。PN结漏电流一致性差的问题。PN结漏电流一致性差的问题。

【技术实现步骤摘要】
一种PN结制备方法、半导体器件的制作方法


[0001]本专利技术涉及一种PN结制备方法、半导体器件的制作方法，属于半导体功率器件


技术介绍

[0002]如图16所示，现有半导体功率器件通常会遇到大能量（能量大于80Kev）、大剂量（剂量大于3e14cm
‑2）的离子注入，注入后需要生长氧化层并退火推进以获得一定结深的PN结结构，退火后进行PN结漏电测试，芯片的漏电流会偏大，且整个晶圆上各个PN的漏电流分布一致性不好。
[0003]如图17所示，现有PN结采用大能量（能量大于80Kev）、小剂量（剂量小于3e14cm
‑2）的离子注入虽然可以降低漏电流并提高整个晶圆上各个PN的漏电流分布的一致性，但由于注入剂量受限，难以满足器件性能要求，采用多次生长氧化层并推进的方式，工艺复杂。

技术实现思路

[0004]本专利技术的目的在于克服现有技术中的不足，提供一种PN结制备方法、半导体器件的制作方法，能够解决制成的PN结漏电流一致性差的、工艺复杂的问题。
[0005]为达到上述目的，本专利技术是采用下述技术方案实现的：第一方面，本专利技术提供了一种PN结制备方法，包括：在N型衬底表面生长牺牲氧化层；向含牺牲氧化层面的N型衬底注入P型杂质，并在氮气气氛中推进P型杂质形成PN结；腐蚀去掉N型衬底表面的牺牲氧化层，并在PN结的上表面生长氧化层。
[0006]进一步的，所述N型衬底的厚度为50um
‑
720um。
[0007]进一步的，所述牺牲氧化层为10nm
‑
50nm。
[0008]进一步的，注入所述P型杂质的离子能量大于80Kev，且剂量大于3e14cm
‑2。
[0009]进一步的，所述氧化层厚度为1um
‑
5um。
[0010]第二方面，本专利技术提供了一种半导体器件的制作方法，包括上述任一所述的PN结制备方法产生的PN结；光刻并腐蚀PN结上的氧化层，使其与PN结形成凹槽；淀积二氧化硅介质层充满凹槽；光刻并腐蚀二氧化硅介质层，使其与PN结形成凹槽形接触孔；对凹槽形接触孔处淀积金属并光刻形成二极管的阳极；在PN结的背面注入N型杂质并激活后，淀积金属层形成二极管的阴极。
[0011]进一步的，所述二氧化硅介质层的厚度为1um
‑
4um。
[0012]进一步的，所述金属层的厚度为1um
‑
5um厚。
[0013]与现有技术相比，本专利技术所达到的有益效果：
本专利技术提供的一种PN结制备方法，在N型衬底表面生长牺牲氧化层后，向含牺牲氧化层面的N型衬底注入P型杂质，并在氮气气氛中推进P型杂质形成PN结，改变退火氛围，在注入P型杂质后，先通入氮气退火来消除P型杂质注入后产生的缺陷，再通过氧气生成氧化层的方式，解决PN结漏电流一致性差的问题。
附图说明
[0014]图1为本专利技术提供的一种PN结制备方法的流程图；图2为实施例一中步骤一的实施图；图3为实施例一中步骤二的实施图；图4为实施例一中步骤三的实施图图5为实施例一中步骤四的实施图图6为实施例一中步骤五的一实施图；图7为实施例一中步骤五的另一实施图；图8为本专利技术提供的一种半导体器件的制作方法的流程图；图9为实施例二中步骤一的实施图；图10为实施例二中步骤二的的实施图；图11为实施例二中步骤三的实施图；图12为实施例二中步骤四的实施图；图13为实施例二中步骤五的一实施图；图14为实施例二中步骤五的另一实施图；图15为与现有工艺制得的晶圆上各个PN结的漏电流对比的散点分布图；图16为一种现有工艺制得的晶圆上各个PN结的漏电流分布图；图17为另一种现有工艺制得的晶圆上各个PN结的漏电流分布图；图18为图1制备方法制得的晶圆上各个PN结的漏电流分布图。
实施方式
[0015]下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。
实施例
[0016]参阅图1至图7所示，本实施例提供一种PN结制备方法，制备方法包括：在N型衬底表面生长牺牲氧化层；向含牺牲氧化层面的N型衬底注入P型杂质，并在氮气气氛中推进P型杂质形成PN结；腐蚀去掉N型衬底表面的牺牲氧化层，并在PN结的上表面生长氧化层。
[0017]具体的，本实施例实施如下：步骤一：如图2所示，根据需要准备厚度为50um
‑
720um的N型衬底；步骤二：如图3所示，在厚度为50um
‑
720um的N型衬底表面生长10nm
‑
50nm厚的牺牲氧化层。
[0018]步骤三：如图4所示，在N型衬底正面注入大能量大剂量的P型杂质，所注入的P型杂质的离子能量大于80Kev，且剂量大于3e14cm
‑2。
[0019]步骤四：如图5所示，在氮气气氛中推进P型杂质形成PN结；步骤五：如图6和图7所示，腐蚀去掉牺N型衬底表面的牺牲氧化层；并在PN结的上表面生长1um
‑
5um厚的氧化层。
[0020]如图15、图18所示，根据上述PN结制备方法制备出的晶圆与如图16和图17所示的现有技术得到的晶圆相比，晶圆上各个PN结的反向漏电流数据分布能够直观反映本PN结的制备方式获得的晶圆，其上面各个PN结的漏电流较低，且漏电流分布的一致性更好。本PN结制备方法工艺简单，相对于现有工艺易于操作。
[0021]与现有两种PN结工艺条件制成的晶圆相比，晶圆上各个PN结反向漏电流的大小和一致性对比，如下表：工艺条件一致性大能量（>80Kev）、大剂量(>3e14cm
‑2)注入+生长氧化层+氮气推进〈20%大能量（>80Kev）、小剂量注入(≤1e14cm
‑2)+生长氧化层+氮气推进90%
‑
95%大能量、大剂量注入+氮气推进+生长氧化层〉99%
实施例
[0022]参阅图8至图14所示，本实施例提供了一种半导体器件的制作方法，采用实施例一制备得到的PN结，制作半导体器件的方法如下：步骤一：光刻并腐蚀PN结上的氧化层，如图9所示，使氧化层与PN结形成凹槽；步骤二：如图10所示，淀积二氧化硅介质层充满步骤一中氧化层与PN结形成的凹槽；其中，二氧化硅介质层为1um
‑
4um厚；步骤三：如图11所示，光刻并腐蚀二氧化硅介质层，使腐蚀后的二氧化硅介质层与PN结形成凹槽形接触孔；步骤四：如图12所示，对凹槽形接触孔处淀积金属，并光刻形成二极管的阳极；步骤五：如图13和图14所示，在PN结的背面注入N型杂质并激活后，淀积金属层形成二极管的阴极；其中，淀积的金属层的厚度为1um
‑
5um厚。
[0023]由实施例一方法得到的PN结制成的二极管，优点是PN结反向漏电流低且整个晶圆上的各个PN结的漏电流一致性好。
[0024]以上所述仅是本专利技术的优选实施方式，应当本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PN结制备方法，其特征在于，包括：在N型衬底表面生长牺牲氧化层；向含牺牲氧化层面的N型衬底注入P型杂质，并在氮气气氛中推进P型杂质形成PN结；腐蚀去掉N型衬底表面的牺牲氧化层，并在PN结的上表面生长氧化层。2.根据权利要求1所述的PN结制备方法，其特征在于，所述N型衬底的厚度为50um
‑
720um。3.根据权利要求1所述的PN结制备方法，其特征在于，所述牺牲氧化层为10nm
‑
50nm。4.根据权利要求1所述的PN结制备方法，其特征在于，注入所述P型杂质的离子能量大于80Kev，且剂量大于3e14cm
‑2。5.根据权利要求1所述的PN结制备方法，其特征在于，所述氧化层厚度...

【专利技术属性】
技术研发人员：高东岳，张大华，叶枫叶，周东海，钱培华，
申请(专利权)人：南瑞联研半导体有限责任公司，
类型：发明
国别省市：