U型沟槽的形成方法和MOS晶体管技术

本发明专利技术提供了一种U型沟槽的形成方法和MOS晶体管，U型沟槽的形成方法包括：形成基底；在基底上沉积一沉积层；通过第一次刻蚀，在所述沉积层中形成预设的图形；将所述图形转移至所述基底，形成沟槽雏形；对所述沟槽雏形进行等离子掺杂处理，在所述沟槽雏形内形成掺杂层；通过第二次刻蚀，去除所述掺杂层，形成U形沟槽；其中，在第二次刻蚀工艺中采用的刻蚀选择比不同于在第一次刻蚀工艺中采用的刻蚀选择比。MOS晶体管包括上述方法形成的U形沟槽。本发明专利技术对沟槽雏形进行等离子掺杂处理，在沟槽雏形内壁与底面形成掺杂层；然后，根据掺杂对硅晶材料的改变情况，确定选择比，进行刻蚀去除掺杂层得到了U形沟槽；U形状沟槽不存在转折点。点。点。

【技术实现步骤摘要】
U型沟槽的形成方法和MOS晶体管


[0001]本专利技术涉及半导体器件制备工艺
，特别涉及一种U型沟槽的形成方法和MOS晶体管。

技术介绍

[0002]CMOS技术的微缩发展需要更大的驱动电流以提高电路的响应速度，为了同时增加NMOS和PMOS的驱动电流，一般采用晶向的晶圆，并在沟道施加不同应力的方式来分别提高NMOS和PMOS场效应管的性能。
[0003]在半导体器件制备工艺中，对于单晶硅(Si)衬底上的侧向刻蚀，如图2所示，只能用湿式刻蚀(wet etch)形成截面为Σ(sigma)形状的沟槽，即此沟槽形状为多线段依次连接成的折线形，相邻线段的连接处形成转折点。Σ沟槽刻蚀后的关键尺寸要求控制在原子级别的标准差，所以在干法刻蚀/湿法清洗/湿法刻蚀等三道工艺生产中，对于机台维护等本身能力的参数卡控中都有着极其严苛的标准。硅的干法刻蚀过程中会在硅沟槽表面产生大量的高分子副产物，在此后的表面清洗过程中又会有造成表面粗糙的表面氧化层，这些微观到原子级别的因素，使得Σ沟槽的湿法刻蚀难以得到稳定的关键尺寸结果，并且最终影响到锗硅外延出现各种缺陷。由于干法刻蚀后的残留物里有卤族元素的残留，这些副产物会影响后续清洗过程中的氧化层密度与厚度，导致湿法刻蚀工艺无法正常进行，如果在两道工序之间给予足够的等待时间，环境中的水气可以帮助卤化物气化，修复表面，环境中的自然氧气可以帮助形成饱和致密的氧化层，以此提高湿法刻蚀的稳定性。
[0004]然而，Σ沟槽结构仍然会存在具有不利影响的应力，相对来说，如果将沟槽制作成U形，U形状沟槽为平滑弧线，不存在转折点，在应力方面更为优良，即U形状的沟槽可以对沟槽(channel)提供更好的应力，但是，U形状沟槽在现有的半导体器件制备工艺中形成极为困难。

技术实现思路

[0005]为了解决上述技术问题，本专利技术提供了一种单晶硅衬底上U形沟槽的制作方法，包括以下步骤：
[0006]形成基底；
[0007]在基底上沉积一沉积层；
[0008]通过第一次刻蚀，在所述沉积层中形成预设的图形；
[0009]将所述图形转移至所述基底，形成沟槽雏形；
[0010]对所述沟槽雏形进行等离子掺杂处理，在所述沟槽雏形内形成掺杂层；
[0011]通过第二次刻蚀，去除所述掺杂层，形成U形沟槽；其中，
[0012]在第二次刻蚀工艺中采用的刻蚀选择比不同于在第一次刻蚀工艺中采用的刻蚀选择比。
[0013]可选的，所述等离子掺杂处理采用等离子体离子注入工艺，所述等离子体离子注
入工艺注入的元素为硼。
[0014]可选的，所述硼的注入计量不少于10^19atom/cm2，注入深度为1nm～5nm。
[0015]可选的，所述基底为单晶硅片。
[0016]可选的，所述沉积层包括氮化硅、氧化硅、碳氮化硅、碳氧化硅或者氮氧化硅。
[0017]可选的，所述第二刻蚀为湿法刻蚀，通过所述湿法刻蚀刻蚀单晶硅片的(100)晶面。
[0018]可选的，所述U形沟槽包括底面和侧面，所述底面和所述侧面连接处角度为钝角。
[0019]可选的，所述U形沟槽包括第一开口和第二开口，所述第一开口的宽度小于所述第二开口宽度。
[0020]本专利技术还提供了一种MOS晶体管，包括上述的方法形成的U型沟槽。
[0021]可选的，所述MOS晶体管为P型MOS晶体管。
[0022]本专利技术的单晶硅衬底上U形沟槽的制作方法，先在基底上通过沉积与第一次刻蚀形成预设的图形，将图形转移至基底形成沟槽雏形，对沟槽雏形进行等离子掺杂处理，采用等离子体离子注入工艺注入硼元素，在沟槽雏形内壁与底面形成掺杂层；然后，根据掺杂对硅晶材料的改变情况，确定选择比，进行第二刻蚀去除掺杂层，即可让沟槽雏形演变为U形沟槽；由于掺杂过程的特点，形成的掺杂层深入硅晶处与硅晶间形成U形平滑的邻接弧线，刻蚀去除掺杂层后，邻接弧线外显出来成为沟槽的截面弧形，即得到了U形沟槽；U形状沟槽不存在转折点，在应力方面比Σ沟槽更为优良；本专利技术的制作方法简单易行，成本低廉，具有较好的可推广性。
[0023]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
[0024]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
附图说明
[0025]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：
[0026]图1为本专利技术实施例中一种单晶硅衬底上U形沟槽的制作方法流程图；
[0027]图2为现有技术中的Σ沟槽截面示意图；
[0028]图3为本专利技术的单晶硅衬底上U形沟槽的制作方法实施例中的在硅晶上设置非硅膜层后的截面示意图；
[0029]图4为本专利技术的单晶硅衬底上U形沟槽的制作方法实施例中的在硅晶上通过第二刻蚀形成沟槽雏形后的截面示意图；
[0030]图5为本专利技术的单晶硅衬底上U形沟槽的制作方法实施例中的在沟槽雏形内形成掺杂层后的截面示意图；
[0031]图6为本专利技术的单晶硅衬底上U形沟槽的制作方法实施例中的U形沟槽形成后的截面示意图；
[0032]图7为本专利技术的U形沟槽与现有技术中的Σ沟槽截面效果示意图。
[0033]图中：1
‑
U形沟槽，2
‑
基底，3
‑
沟槽雏形，4
‑
掺杂层，5
‑
沉积层。
具体实施方式
[0034]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0035]如图1和3
‑
6所示，本专利技术实施例提供了一种单晶硅衬底上U形沟槽的制作方法，包括以下步骤：
[0036]S100形成基底2；
[0037]S200在基底2上沉积一沉积层5；
[0038]S300如图3所示，通过第一次刻蚀，在所述沉积层5中形成预设的图形；
[0039]S400如图4所示，将所述图形转移至所述基底2，形成沟槽雏形3；
[0040]S500如图5所示，对所述沟槽雏形3进行等离子掺杂处理，在所述沟槽雏形3内形成掺杂层4；
[0041]S600如图6所示，通过第二次刻蚀，去除所述掺杂层4，形成U形沟槽1；其中，
[0042]在第二次刻蚀工艺中采用的刻蚀选择比不同于在第一次刻蚀工艺中采用的刻蚀选择比。
[0043]上述技术方案的工作原理和有益效果为：本方案先在基底上通过沉积与第一次刻蚀形成预设的图形，将图形转移至基底形成沟槽雏形，对沟槽雏形进行等离子掺杂处理，采用等离子体离子注入工艺注入硼元素，在沟槽雏形内壁与底面形成掺杂层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种U型沟槽的形成方法，其特征在于，包括以下步骤：形成基底；在基底上沉积一沉积层；通过第一次刻蚀，在所述沉积层中形成预设的图形；将所述图形转移至所述基底，形成沟槽雏形；对所述沟槽雏形进行等离子掺杂处理，在所述沟槽雏形内形成掺杂层；通过第二次刻蚀，去除所述掺杂层，形成U形沟槽；其中，在第二次刻蚀工艺中采用的刻蚀选择比不同于在第一次刻蚀工艺中采用的刻蚀选择比。2.根据权利要求1所述的方法，其特征在于，所述等离子掺杂处理采用等离子体离子注入工艺，所述等离子体离子注入工艺注入的元素为硼。3.根据权利要求2所述的方法，其特征在于，所述硼的注入计量不少于10^19atom/cm2，注入深度为1nm～5nm。4.根据权利要求1所述的方法，其特征在...

【专利技术属性】
技术研发人员：罗杰，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：