半导体结构及其形成方法技术

本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法，该形成方法包括：提供衬底，衬底包括待掺杂区；在衬底表面依次形成保护层、阻挡层以及光阻层；保护层的电子密度小于光阻层的电子密度，阻挡层的电子密度大于光阻层的电子密度；以保护层为蚀刻停止层对阻挡层和光阻层进行蚀刻，以形成露出保护层的表面的半导体图案，半导体图案在衬底上的正投影与待掺杂区至少部分重合；通过半导体图案对待掺杂区进行离子注入，以形成掺杂区。本公开的形成方法可降低半导体图案的形貌发生异常的概率，提高产品良率。提高产品良率。提高产品良率。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体
，具体而言，涉及一种半导体结构及其形成方法。

技术介绍

[0002]存储器因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。随着产品尺寸的减小，在制程过程中，需要在其有源区内注入更深的能量来维持可存储的电子数量。
[0003]在进行离子注入的过程中，常以光阻层作为阻挡层，为了保证阻挡效果，需要较高厚度的光阻层，但由于光阻层厚度较大，在其内形成的开口易发生形貌异常，导致通过开口进行离子注入形成的掺杂区的结构发生异常，产品良率较低。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]有鉴于此，本公开提供一半导体结构及其形成方法，可降低半导体图案的形貌发生异常的概率，提高产品良率。
[0006]根据本公开的一个方面，提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括待掺杂区；在所述衬底表面依次形成保护层、阻挡层以及光阻层；所述保护层的电子密度小于所述光阻层的电子密度，所述阻挡层的电子密度大于所述光阻层的电子密度；以所述保护层为蚀刻停止层对所述阻挡层和所述光阻层进行蚀刻，以形成露出所述保护层的表面的半导体图案，所述半导体图案在所述衬底上的正投影与所述待掺杂区至少部分重合；通过所述半导体图案对所述待掺杂区进行离子注入，以形成掺杂区。
[0007]在本公开的一种示例性实施例中，所述阻挡层的电子密度大于或等于9.0g/cm3。
[0008]在本公开的一种示例性实施例中，所述光阻层的材料为光刻胶，所述阻挡层的材料为钨和/或硅化钨。
[0009]在本公开的一种示例性实施例中，所述保护层、所述阻挡层以及所述光阻层的总厚度小于所述掺杂区内离子注入的深度。
[0010]在本公开的一种示例性实施例中，所述掺杂区内离子注入深度大于或等于2微米。
[0011]在本公开的一种示例性实施例中，所述光阻层的厚度小于或等于1微米，所述阻挡层的厚度小于或等于1微米。
[0012]在本公开的一种示例性实施例中，所述保护层的厚度小于或等于0.1微米。
[0013]在本公开的一种示例性实施例中，所述保护层的材料为多晶硅、氧化硅、氮化硅中至少一种。
[0014]在本公开的一种示例性实施例中，形成所述半导体图案包括：
对所述光阻层进行曝光并显影，以形成显影区，所述显影区在所述衬底上的正投影与所述待掺杂区至少部分重合；在所述显影区对所述阻挡层进行蚀刻，以形成所述半导体图案。
[0015]在本公开的一种示例性实施例中，所述形成方法还包括：形成所述掺杂区后，去除所述保护层、所述阻挡层以及所述光阻层。
[0016]在本公开的一种示例性实施例中，去除所述保护层、所述阻挡层以及所述光阻层，包括：采用灰化工艺去除所述光阻层；采用干法蚀刻工艺去除所述阻挡层及所述保护层。
[0017]在本公开的一种示例性实施例中，采用干法蚀刻工艺去除所述阻挡层及所述保护层，包括：采用第一蚀刻气体去除刻所述阻挡层；采用第二蚀刻气体去除所述保护层，所述第二蚀刻气体与所述第一蚀刻气体的气体类型不同。
[0018]在本公开的一种示例性实施例中，所述阻挡层的材料为钨，所述第一蚀刻气体为三氟化氮和氯气的混合气体。
[0019]在本公开的一种示例性实施例中，所述保护层的材料为多晶硅，所述第二蚀刻气体为HCl或Br2。
[0020]根据本公开的一个方面，提供一种半导体结构，所述半导体结构由上述任意一项所述的半导体结构的形成方法形成。
[0021]本公开的半导体结构及其形成方法，一方面，由于阻挡层的电子密度相对较大，使得在离子注入的过程中，离子在阻挡层内的穿透深度较浅，阻挡层与光阻层的配合形成的叠层结构的整体厚度可小于使用单一光阻层作为离子阻挡层时光阻层的厚度。另一方面，形成半导体图案的过程中，由于光阻层与阻挡层的整体厚度减小，形成的半导体图案的深宽比也相应减小，可降低半导体图案的形貌发生异常的风险，提高半导体图案与待掺杂区的对准精度，改善曝光质量，进而提高产品良率；与此同时，在离子注入过程中，由于保护层的电子密度相对较小，离子可以穿过保护层进入衬底内，在此过程中，可通过保护层对衬底表面进行保护，即便在离子注入过程中会对半导体图案底部表面的膜层造成损伤或污染，其损伤或污染的也是保护层，不会损伤或污染衬底表面，可进一步提高产品良率。
[0022]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0023]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为本公开实施例中半导体结构的形成方法的流程图。
[0025]图2为本公开实施例中衬底、保护层、阻挡层以及光阻层的示意图。
[0026]图3为本公开实施例中完成步骤S130后的结构示意图。
[0027]图4为本公开实施例中完成步骤S210后的结构示意图。
[0028]图5为本公开实施例中完成步骤S140后的结构示意图。
[0029]图6为本公开实施例中完成步骤S150后的结构示意图。
[0030]图7为本公开实施例中完成步骤S321后的结构示意图。
[0031]图8为本公开实施例中CIS芯片的示意图。
[0032]附图标记说明：1、衬底；11、掺杂区；2、保护层；201、污染区；3、阻挡层；4、光阻层；401、显影区；100、半导体图案；103、第一深度；200、n阱；300、钉扎光电二极管区；400、隔离阱区；500、传输栅结构；600、源漏极。
具体实施方式
[0033]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
[0034]虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括待掺杂区；在所述衬底表面依次形成保护层、阻挡层以及光阻层；所述保护层的电子密度小于所述光阻层的电子密度，所述阻挡层的电子密度大于所述光阻层的电子密度；以所述保护层为蚀刻停止层对所述阻挡层和所述光阻层进行蚀刻，以形成露出所述保护层的表面的半导体图案，所述半导体图案在所述衬底上的正投影与所述待掺杂区至少部分重合；通过所述半导体图案对所述待掺杂区进行离子注入，以形成掺杂区。2.根据权利要求1所述的形成方法，其特征在于，所述阻挡层的电子密度大于或等于9.0g/cm3。3.根据权利要求1或2所述的形成方法，其特征在于，所述光阻层的材料为光刻胶，所述阻挡层的材料为钨和/或硅化钨。4.根据权利要求1所述的形成方法，其特征在于，所述保护层、所述阻挡层以及所述光阻层的总厚度小于所述掺杂区内离子注入的深度。5.根据权利要求1所述的形成方法，其特征在于，所述掺杂区内离子注入深度大于或等于2微米。6.根据权利要求1所述的形成方法，其特征在于，所述光阻层的厚度小于或等于1微米，所述阻挡层的厚度小于或等于1微米。7.根据权利要求1
‑
6任一项所述的形成方法，其特征在于，所述保护层的厚度小于或等于0.1微米。8.根据权利要求7所述的形成方法，其特征在于，所述保护层的材料为多...

【专利技术属性】
技术研发人员：曺奎锡，金正起，全钟声，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：