具多晶硅发射极双极性晶体管的制造方法技术

在制造具多晶硅射极双极性晶体管的发明专利技术方法中，首先系产生一第一导电类型的集极区域、以及与其相毗连的一第二导电类型的基极区域。然后至少一绝缘材料层将被涂覆，其中该至少一绝缘材料层被图样化，使得该基极区域的至少一区段被暴露出。接着，产生以掺杂原子进行重度掺杂的第一导电类型的复晶半导体材料层，使得该暴露的区段被实际地覆盖。于是，在该复晶半导体材料层上产生第二高导电材料层，进而以其形成一射极双层。于其上，引起该重度掺杂的复晶半导体层第一导电类型的至少部分掺杂原子系进入该基极区域，以产生该第一导电类型的一射极区域。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本案系为与半导体装置的制造有关的专利技术，尤指与具多晶硅射极的双极性晶体管的制造有关的专利技术，其中该多晶硅射极乃具有被减少的射极电阻。
技术介绍
多晶硅射极已被应用在被设计用来执行高功率与高速的双极性晶体管中。在关于具多晶硅射极的双极性晶体管的理论与试验方面的关系乃可参考赛尔瓦库莫尔(C.R.Selvakumar)先生于1988年发表在美国电子电机工程学会会刊(IEEE Press)第3-16页中的文章”多晶硅射极双极性晶体管的理论与试验(Theoretical and Experimental Aspectsof Polysilicon Emitter Bipolar Transistors)”。因此，一个具多晶硅射极的双极性晶体管的实施例乃提供了一个位于基极(basis)上的重度掺杂多晶硅层，其可作为产生一平板(射极(emitter)/基极(basis))半导体过渡态的扩散源(diffusion source)，并可作为与该平板射极相接触的设备。在执行传统制造基极区域以及射极窗开口的处理步骤之后，未被掺杂(non-doped)或是被掺杂的多晶硅将被使用，而假使使用的是非掺杂多晶硅，那么便需要施用数量精确的砷原子。因此，经过热处理(回火(tempering))，损害将被退火(anneal)而射极/基极半导体过渡态便得以产生。如上述参考文献第4页所述的内容，在制造具多晶硅射极的双极性晶体管的限制处理步骤中的其中之一乃包含在施用多晶硅之前即先正确地处理晶圆。因此，在习知技艺状态中已知的许多不同处理方法乃可粗略地区分成两大类。第一种处理指的是一薄氧化层(0.2～2nm)蓄意或是非蓄意生成。第二种处理指的则是一薄的热氮化物层(thin thermal nitride layer)(接近1.0～1.5nm)的晶膜生成。”接口”处理是很重要的，因为其同样对于具有多晶硅射极的双极性晶体管的电性特性有很大的执行。如已简述于上的内容，目前正尝试于透过沉积一重度掺杂多晶硅层来形成一双极性晶体管的射极来实现具有高截止频率(cut-offfrequency)与高电流获取(current gains)的双极性晶体管。经由回火(tempering)，在多晶硅层中的掺杂剂接着便会字该多晶硅层扩散至下方的单一结晶硅基板，掺杂粒子在该处将会形成该双极性晶体管的电有效射极区域(electrically-active emitter area)。于是，该多晶硅便被用作为一掺杂剂源、一进料器(feed)以及还未形成的接触终端孔(contact terminal hole)之一降落表面(landing surface)。至于晶体管的操作特性而言，多晶硅的使用系具有下列已被确定的好处，其中在多晶硅层与单一结晶硅基板之间的接口乃被供作为自基极而注入的少数载体的扩散屏障，因此显著地增加了晶体管的电流获取与截止频率。然而，多晶硅的一个好处乃在于其所具有的特殊电阻，其乃比相较的金属的电阻高了几个数量级。所造成的较高射极电阻主要会执行双极性晶体管的高频率特性。鉴于这些问题，乃尽可能地尝试降低所使用的多晶硅层的厚度。另一方面，又所使用的多晶硅的厚度又需要是一个远大于100nm的特定厚度，因为在接触垫上的接触孔的蚀刻必须在此多晶硅层上停止进以确保在制造双极性晶体管过程中的处理安全性。对于射极电阻的问题关注仍伴随着具有很窄的射极窗的现代双极性晶体管而增加，因为多晶硅在此情况下可被用来将射极窗完全填满，因此覆盖过有效射极的多晶硅层的高度乃更为增加。应被察知的是除了多晶硅以外，一个多孔性硅亦可被使用，其可在后续地加热处理中依序地保存而结晶。为了解决上述关于制造具有多晶硅射极的双极性晶体管的问题，在沉积一金属层之后进行射极的热硅化作用的概念已被采行。硅化物系为金属/硅的化合物，其在硅技术中乃被用作为温度稳定、低电阻的痕迹(trace)与触点。常提供的硅层厚度乃为0.1～0.2um。然而，此方式所形成的硅层通常是较无规则地，因此在实际应用时便无法利用此层来将射极窗填满。如同更进一步的测量，该多晶硅的层厚度必须维持越低越好，而该多晶硅的掺杂则必须维持越高越好，如果可能的话，应该避免以多晶硅填充该射极窗，然而，在较早的技术中，由于射极尺寸较大的关系使得这点变得较简单，在沉积该多晶硅于该射极上之后，如果留下一非常窄的缝隙，其系根据所选择的技术，当蚀刻该接触孔时，增加付出的努力是必须的，因为当沉积其它层时，该缝隙可能会被不需要的物质所填充，亦即氮化物阻障。在很多的例子中，该射极电阻器于该晶体管特性的负面执行系简单地被接受，及/或其试着以电路技术来补偿该负面执行。
技术实现思路
从这项领域的这个状态开始，本专利技术的目的在于提供一种改良的方法，其系用以制造一种具有一多晶硅射极的双极性晶体管，其射极电阻器系明显地降低以便改善该双极性晶体管的电性。本目的的达成系藉由一种方法，其系用以制造一种具有一多晶硅射极的双极性晶体管，其系与申请专利范围第1项相同。在用以制造一种具有一多晶硅射极的双极性晶体管的创造性方法中，首先，系产生一第一导电类型的一收集器部位，及一第二导电类型的一基础部位。现在，至少一绝缘材质层会被涂覆，该至少一层系被转印图案以致于该基础部位的一部分会曝光，接着产生该第一导电类型的一复晶半导体材质的一层，其系以掺杂原子重度掺杂，以使该曝光的部分能足以被覆盖住。现在一高度传导性物质的一第二层将被产生于该复晶半导体材质层上，以便经由相同方式形成一射极双层。于是，导致至少该重度掺杂的复晶半导体材质层的该第一导电型式的该掺杂原子的一部分系陷入该基础区域，以便产生该第一导电型式的一射极区域。本专利技术系基于一识别特征，其系藉由于一具有一多晶硅射极的双极性晶体管制造期间形成一射极双层，该射极终端的特殊电阻将被降低，且因此该装置的电子特性将明显的改善。依照本专利技术，该双极性晶体管的该射极将被沉积于二台上，在此，该第一层系由一普通重度掺杂的多晶硅材质所组成，该多晶硅层现在仍仅作为该掺杂物质的来源及用以产生一多晶硅单一结晶接口，其系介于一多晶硅层和该基板的该单一结晶半导体材质之间，因此，所使用的该多晶硅层明显地都选择较薄的，就如同至目前为止的例子一样。该涂覆的第二层系为一高度导电材质层，其系导致电阻至该双极性晶体管的该射极维持在一低水平的状态，此高度导电层更作为该接触孔的蚀刻的一终止层，该孔洞系执行用以不同的接触衬垫，该层也许完全地填满该射极窗而不具有任何大量对该射极电阻的负面执行，亦即该射极电阻将不会增加。该第二高度导电层必须承受该射极加温(温度处理)的高温，其典型系约1000℃或是更高，且基于制造技术的原因，更必须提供近四于使用于不同制程的硅材质的特性，例如在干蚀刻制程中。经由用以制造一种具有一多晶硅射极的一双极性晶体管的该专利技术方法，其系提供一二层射极沉积以便形成一射极双层，其确保一极低的射极电阻，该晶体管亦可因此完成极有利的电子特性，因此藉由该沉积射极双层所完成的该射极电阻的降低，对切断频率具有一正面执行，且通常对在一电路中的电压和功率增益也是。如同已经说明的，由一多晶硅材质组成的该第一、下层，其系有效作为该活动晶体管区域的一掺杂剂来源，其中由一高度导电材质组成的该第二、上层，其系作为本文档来自技高网...

【技术保护点】
一种制造具有多晶硅射极双极性晶体管的方法，其包含：产生一第一导电类型的集极区域（１２）以及与其毗连的一第二导电类型的基极区域（１４）；涂覆至少一绝缘材料层（１６），与图样化该至少一绝缘材料层（１６）使得该基极区域（１４）的至 少一区段被暴露出；产生一第一导电类型的复晶半导体材料层（１８），其系以掺杂原子进行重度掺杂，使得该暴露的区段被实际地覆盖，以及产生在该复晶半导体材料的第一层（１８）上的第二高导电材料层（２０），进而以其产生一射极双层；以及引 起重度掺杂的复晶层（１８）第一导电类型的至少部分掺杂原子进入该基极区域（１４），以产生该第一导电类型的一射极区域（２２）。

【技术特征摘要】
DE 2001-7-13 10134089.31.一种制造具有多晶硅射极双极性晶体管的方法，其包含产生一第一导电类型的集极区域(12)以及与其毗连的一第二导电类型的基极区域(14)；涂覆至少一绝缘材料层(16)，与图样化该至少一绝缘材料层(16)使得该基极区域(14)的至少一区段被暴露出；产生一第一导电类型的复晶半导体材料层(18)，其系以掺杂原子进行重度掺杂，使得该暴露的区段被实际地覆盖，以及产生在该复晶半导体材料的第一层(18)上的第二高导电材料层(20)，进而以其产生一射极双层；以及引起重度掺杂的复晶层(18)第一导电类型的至少部分掺杂原子进入该基极区域(14)，以产生该第一导电类型的一射...

【专利技术属性】
技术研发人员：J克里滋，M塞克，A蒂尔科，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]