双极性晶体管及相关的制造方法技术

本发明专利技术公开了包括具有基本相同高度的发射极端子和基极端子的双极性晶体管及其制造方法。双极性晶体管包括形成于作为集电极的半导体层上并作为基极的硅－锗层。双极性晶体管还包括具有用于发射极端子和集电极端子的接触窗口的绝缘层。通过形成填充接触窗口的多晶硅层且在多晶硅层上执行平面化工艺来形成发射极和集电极端子。执行离子注入工艺来形成多晶硅发射极端子和多晶硅基极端子。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体器件和相关的制造方法。更具体而言，本专利技术的实施例涉及双极性晶体管和相关的制造方法。
技术介绍
使用互补金属氧化物半导体(CMOS)制造技术，可以在半导体衬底上彼此相邻地形成n沟道场效应晶体管(MOSFET)和p沟道MOSFET。在过去的几十年中CMOS制造技术稳定的发展成就了现在以低成本来制造高度集成、高性能的半导体器件的能力。CMOS器件被广泛地由于制造射频(RF)电路、射频芯片上系统(SoC)和许多其它器件。虽然CMOS器件具有非常可靠的工作特性，但是它们却经常不能满足当前RF电路和/或电路元件所要求的低噪声需求。低噪声放大器(LNA)和电压控制的振荡器(VCO)就是要求低噪声性能的RF电路的现成的实例。与MOSFET相比，双极性晶体管具有低噪声、宽线性增益、好的频率响应和高电流可驱动性。为了实现特定的电路或电路功能，经常在与CMOS器件相同的半导体衬底上形成双极性晶体管。确实，在一个共同的应用中，高性能双极性晶体管被用于实现RF电路，而CMOS器件被用于实现相关的逻辑电路。为了提高双极性晶体管的工作速度，基极区需要形成得窄，从而载流子可以迅速从发射极迁移到集电极。可替换地，可以将基极区用高浓度的导电杂质掺杂以减小基极区的电阻。通常，使用离子注入工艺来形成非常窄的基极区。然而，使用常规的离子注入工艺非常难于形成非常窄的基极区。因此，有时使用包括外延技术的方法来形成双极性晶体管的基极区。根据如此的外延基形成技术，可以形成具有高掺杂浓度的薄基极区，因为在外延生长工艺期间加入了掺杂剂离子。为了提高操作速度的目的而增加基极区的掺杂浓度，还需要增加相应的发射极区的掺杂浓度以获得高电流增益。但是，增加发射极区的掺杂浓度导致了带隙减小，引起减小的载流子注入效率和减小的发射极-基极击穿电压。这些折衷实际上限制了前述技术在改善双极性晶体管的操作速度的尝试中的使用。因此，已经提出了在基极和发射极之间形成异质结的方法。在这样的异质结结构内，发射极的带隙与基极的带隙不同。为了形成异质结，基极区通常由硅-锗形成，其具有比硅更窄的带隙。在异质结结构中，发射极可以用更高的效率将载流子发射到基极。图1是例如在美国专利No.6,251,738中公开的异质结双极性晶体管的示意性截面图。在图1中，参考标号10和18分别指示硅衬底和集电极。在衬底10上生长p型外延硅-锗(Si-Ge)基极22。在Si-Ge基极22上形成p型多晶硅基极36。参考标号42和54分别指示分隔物和基极接触。参考标号44指示n型多晶硅发射极。参考标号56和52分别指示发射极接触和集电极接触。在前述的常规结构内，多晶硅发射极44和多晶硅基极36通过分隔物42从彼此电隔离。另外，多晶硅发射极44的顶表面相对高于多晶硅基极36的顶表面，由此在多晶硅发射极44和基极36之间形成大的台阶。因此，当蚀刻绝缘层50来形成用于发射极接触56、基极接触54和集电极接触52的接触孔时，顶表面相对高的多晶硅发射极44可能被过度蚀刻。具体地，当使用硅化物来形成低电阻接触时，过度蚀刻的问题变得更加严重。与p型多晶硅基极36相比，在n型多晶硅发射极44上硅化物层形成得相对薄。相应地，形成于这些元件上的硅化物层可能特别易受过度蚀刻。因此，非常难于形成具有低电阻的稳定接触。另外，在前述的常规结构中，形成从彼此电隔离的多晶硅基极36和多晶硅发射极44的工艺非常复杂。即，为了形成多晶硅基极36，形成外延Si-Ge基极区22，且然后沉积多晶硅层。然后，使用回蚀工艺来通过多晶硅层暴露外延基极区22。然后对回蚀过的多晶硅基极36施加构图工艺来形成最终容纳多晶硅发射极44的接触窗口40。然后，在接触窗口40的侧壁上形成分隔物42。最后，将另一多晶硅层沉积并构图以形成多晶硅发射极44。图2是根据例如在美国专利No.6,744,080中公开的一种方法形成的双极性晶体管的示意性截面图。在图2中，参考标号2、5、9、13和14分别指示基极、基极端子、发射极端子、基极接触和发射极接触。与之前的常规实例相似，发射极端子9相对高于基极端子5，且通过复杂的制造工艺来实现发射极端子9和基极端子5之间的电隔离。因此，需要一种具有提高的操作速度但通过更简单的工艺来制造的双极性晶体管。
技术实现思路
本专利技术的实施例提供了一种制造双极性晶体管的方法，所述双极性晶体管具有改善的结构且较少受到比如那些以上讨论的与常规双极性晶体管相关的问题影响。在一个实施例中，本专利技术提供了适于形成具有基本相似高度的发射极端子和基极端子的平面化工艺。即，在本专利技术的某些实施例中减小了常规形成的发射极端子的高度。根据本专利技术的一个实施例，半导体器件包括具有第一导电型的第一半导体层；具有第二导电型且形成于第一半导体层上的第二半导体层；以及具有第一导电型的第一半导体图案和具有第二导电型的第二半导体图案，两者在第二半导体层上彼此分开形成，其中第一半导体图案的高度基本等于第二半导体图案的高度。根据本专利技术的另一实施例，双极性晶体管包括具有第一导电型且形成集电极的第一半导体层；具有第二导电型且形成于第一半导体层上方的第二半导体层，第二半导体层形成基极；形成于第二半导体层上的绝缘层，绝缘层具有暴露第二半导体层的第一接触窗口和第二接触窗口；填充第一接触窗口且形成发射极端子的第一导电型的第一半导体图案；和填充第二接触窗口且形成基极端子的第二导电型的第二半导体图案。根据本专利技术的又一实施例，双极性晶体管包括p型硅衬底；形成于p型硅衬底上的重掺杂的n型子集电极区、形成于子集电极区上的轻掺杂的n型单晶硅层；以及形成于轻掺杂的n型单晶硅层中以界定基极-发射极区和集电极接触区的器件隔离层。双极性晶体管还包括通过分别将n型掺杂剂离子注入基极-发射极区和集电极接触区中的轻掺杂的n型单晶硅层而形成的第一和第二低电阻集电极区，第一和第二低电阻集电极区连接到子集电极区；形成于基极-发射极区中的轻掺杂的n型单晶硅层上且作为基极的p型硅-锗层；以及形成于p型硅-锗层上的绝缘层。绝缘层包括设置于第一低电阻集电极区上的第一接触窗口和从第一接触窗口分开的第二接触窗口。双极性晶体管还包括填充第一接触窗口且形成发射极电极的n型多晶硅图案和填充第二接触窗口且形成基极端子的p型多晶硅图案。根据本专利技术的又一实施例，制造双极性晶体管的方法包括形成具有第一导电型的第一半导体层；在第一半导体层上形成具有第二导电型的第二半导体层；在第二半导体层上形成绝缘层，绝缘层包括暴露第二半导体层的第一和第二接触窗口；形成具有第一导电型且填充第一接触窗口的第一多晶硅图案；以及形成具有第二导电型且填充第二接触窗口的第二多晶硅图案，第二多晶硅图案构成至少部分的基极端子。根据本专利技术的又一实施例，制造双极性晶体管的方法包括制备包括具有第一导电型且构成至少部分的集电极的第一半导体层的衬底；在第一半导体层中形成器件隔离层；形成具有第二导电型且构成至少部分的基极的第二半导体层；形成具有暴露第二半导体层的第一和第二接触窗口的绝缘层；以及在绝缘层上形成多晶硅层来填充第一和第二接触窗口。所述方法还包括在绝缘层上进行平面化工艺直到暴露绝缘层，由此形成填充第一接触窗口的第一多晶硅图案和填充第二接触窗口的第二多晶硅图案；将第一导电本文档来自技高网...

【技术保护点】
一种半导体器件，包括：具有第一导电型的第一半导体层；具有第二导电型且形成于所述第一半导体层上的第二半导体层；以及具有第一导电型的第一半导体图案和具有第二导电型的第二半导体图案，两者在所述第二半导体层上彼此分开形成，其 中，所述第一半导体图案的高度基本等于所述第二半导体图案的高度。

【技术特征摘要】
KR 2005-1-24 6370/051.一种半导体器件，包括具有第一导电型的第一半导体层；具有第二导电型且形成于所述第一半导体层上的第二半导体层；以及具有第一导电型的第一半导体图案和具有第二导电型的第二半导体图案，两者在所述第二半导体层上彼此分开形成，其中，所述第一半导体图案的高度基本等于所述第二半导体图案的高度。2.根据权利要求1所述的半导体器件，其中，所述第一半导体层包括用n型杂质掺杂且构成双极性晶体管的集电极的一部分的单晶硅层。3.根据权利要求2所述的半导体器件，其中，所述第二半导体层形成所述双极性晶体管的基极且包括用p型杂质掺杂的单晶硅-锗层；其中，所述第一半导体图案接触所述第二半导体层且形成所述双极性晶体管的发射极端子；且所述第二半导体图案接触所述第二半导体层且形成所述双极性晶体管的基极电极。4.根据权利要求3所述的半导体器件，其中，所述第一半导体图案包括用n型掺杂剂离子掺杂的多晶硅，且所述第二半导体图案包括用p型掺杂剂离子掺杂的多晶硅。5.根据权利要求3所述的半导体器件，还包括形成于所述第一半导体图案的表面上的第一硅化物层；形成于所述第二半导体图案的表面上的第二硅化物层；以及形成于所述第一半导体图案的表面上的第三硅化物层。6.根据权利要求1所述的半导体器件，还包括具有第一导电型且形成于所述第一半导体层上的第三半导体图案，其中所述第三半导体图案的高度基本与所述第一和第二半导体图案相同。7.根据权利要求6所述的半导体器件，其中，所述第一和第三半导体图案包括用n型掺杂剂离子掺杂的多晶硅，且所述第二半导体图案包括用p型掺杂剂离子掺杂的多晶硅。8.一种双极性晶体管，包括具有第一导电型且形成集电极的第一半导体层；具有第二导电型且形成于所述第一半导体层上方的第二半导体层，所述第二半导体层形成基极；形成于所述第二半导体层上的绝缘层，所述绝缘层具有暴露所述第二半导体层的第一接触窗口和第二接触窗口；填充所述第一接触窗口且形成发射极端子的具有第一导电型的第一半导体图案；和填充所述第二接触窗口且形成基极端子的具有第二导电型的第二半导体图案。9.根据权利要求8所述的半导体器件，其中，所述第一半导体层包括n型外延硅层，所述第二半导体层包括p型外延硅-锗层。10.根据权利要求9所述的半导体器件，其中，所述第一半导体图案包括n型多晶硅，所述第二半导体图案包括p型多晶硅。11.根据权利要求8所述的半导体器件，其中，所述绝缘层具有平顶表面且形成于所述第二半导体层上，且所述双极性晶体管还包括穿透所述绝缘层来暴露所述第一半导体层的第三接触窗口；和具有第一导电型且填充所述第三接触窗口来形成集电极端子的第三半导体图案。12.根据权利要求11所述的半导体器件，还包括形成于所述第一半导体图案上的第一硅化物层；形成于所述第二半导体图案上的第二硅化物层；以及形成于所述第三半导体图案上的第三硅化物层。13.根据权利要求8所述的半导体器件，还包括形成于所述第一半导体图案的表面上的第一硅化物层；形成于所述第二半导体图案的表面上的第二硅化物层；以及形成于所述第二半导体层上的第三硅化物层。14.根据权利要求8所述的半导体器件，其中，所述绝缘层包括顺序堆叠的氧化物层和氮化物层。15.根据权利要求8所述的半导体器件，其中，所述第一半导体图案的高度与所述第二半导体图案的高度基本相同。16.一种双极性晶体管，包括p型硅衬底；形成于所述p型硅衬底上的重掺杂的n型子集电极区；形成于所述子集电极区上的轻掺杂的n型单晶硅层；形成于轻掺杂的n型单晶硅层中以界定基极-发射极区和集电极接触区的器件隔离层；通过分别将n型掺杂剂离子注入所述基极-发射极区和所述集电极接触区中的轻掺杂的n型单晶硅层而形成的第一和第二低电阻集电极区，所述第一和第二低电阻集电极区连接到所述子集电极区；形成于所述基极-发射极区中的轻掺杂的n型单晶硅层上且作为基极的p型硅-锗层；形成于所述p型硅-锗层上的绝缘层，所述绝缘层包括设置于所述第一低电阻集电极区上的第一接触窗口和从所述第一接触窗口分开的第二接触窗口；以及填充所述第一接触窗口且形成发射极电极的n型多晶硅图案，和填充所述第二接触窗口且形成基极端子的p型多晶硅图案。17.根据权利要求16所述的双极性晶体管，还包括形成于所述第二低电阻集电极区上的第一硅化物层；形成于所述n型多晶硅图案上的第二硅化物层；以及形成于所述p型多晶硅层上的第三硅化物层。18.根据权利要求16所述的半导体器件，还包括钝化层，所述钝化层形成于所述轻掺杂的n型单晶硅层上且在所述绝缘层下，且具有暴露所述基极-发射极区上方的轻掺杂的n型单晶硅层的间隙。19...

【专利技术属性】
技术研发人员：徐永大，梁奉吉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]