集成电路及其制造方法技术

提供一种集成电路及其制造方法。该集成电路（２０）包括主体硅衬底（ｂｕｌｋ　　ｓｉｌｉｃｏｎ　　ｓｕｂｓｔｒａｔｅ）（２４），其具有〈１００〉晶向的第一区域（６４，６６）及〈１１０〉晶向（ｃｒｙｓｔａｌｌｉｎｅ　　ｏｒｉｅｎｔａｔｉｏｎ）的第二区域（６６，６４）。绝缘层上硅（ｓｉｌｉｃｏｎ　　ｏｎ　　ｉｎｓｕｌａｔｏｒ，ＳＯＩ）层（６２）叠放设置于一部分的主体硅衬底上。至少一场效应晶体管（９６，９８）形成在该绝缘层上硅层（６２）中，至少一Ｐ沟道场效应晶体管（９０，９２）形成在该〈１１０〉晶向的第二区域（６６，６４）中，且至少一Ｎ沟道场效应晶体管（９０，９２）形成在该〈１００〉晶向的第一区域（６４，６６）中。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种集成电路（２０），包括：主体硅衬底（２４），包括具有〈１００〉晶向的第一区域（６４，６６）及〈１１０〉晶向的第二区域（６６，６４）；叠放设置在该主体硅衬底的一部份上的绝缘层上硅层（６２）；至少一场效应晶体管（９６，９８），形成于该绝缘层上硅层（６２）中；至少一Ｐ沟道场效应晶体管（９０，９２），形成在该第二区域（６６，６４）中；以及至少一Ｎ沟道场效应晶体管（９０，９２），形成在该第一区域（６４，６６）中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：AM韦特，S卢宁，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：KY[]