半导体器件制造技术

本发明专利技术提供一种半导体器件，其特征在于，具备：具有电极部的基板；第１半导体元件，具有通过第１键合引线连接在所述电极部上的第１电极焊盘，并且粘接在所述基板上；以及第２半导体元件，具有通过第２键合引线连接在所述电极部上的第２电极焊盘，并且用由同一材料形成且弹性率不同的２层结构的粘接剂层粘接到所述第１半导体元件上。

【技术实现步骤摘要】

本专利技术涉及叠层搭载多个半导体元件的半导体器件。 背景纟支术近年来，为实现半导体器件的小型化或高密度组装化等，在l个封装 体内叠层封装多个半导体元件(半导体芯片)的叠层型多芯片封装体，开 始实用化。在这样的叠层型多芯片封装体中，多个半导体元件，借助小片 粘接材料等粘接剂，依次叠层在电路基板等安装基板上，并通过键合引线 电连接各半导体元件的电极焊盘和电路M等的电极部。另外，通过用密 封树脂封装这样的叠层结构体，构成叠层型多芯片封装体。可是，在上述的叠层型多芯片封装体中，在上段侧的半导体元件比下 段侧的半导体元件小的情况下，上段侧的半导体元件不干涉下段侧的半导 体元件的键合引线。但是，在这样的构成中，由于大幅度限制可使用的半 导体元件，因此推进将应用范围扩展到同形状的半导体元件彼此间或上段 侧比下段側大的半导体元件。此时，当在同形状的半导体元件彼此间层叠 或在上段侧上叠层比下段侧大的形状的半导体元件的情况下，下段侧的半 导体元件的键合引线和上段侧的半导体元件接触，其结果，防止发生绝缘 不良或短路等成为主要问题。此外，推进将叠层型多芯片封装体的应用范围扩展到同形状的半导体 元件彼此间，以及上段侧比下段侧大的半导体元件(例如，参照专利文献1、 2)。因此，在上下的半导体元件间，配置以使上段侧的半导体元件的下表 面的高度大于连接在下段侧的半导体元件上的键合引线的高度的方式设定厚度的衬垫(例如，参照专利文献3、 4)。但是，使用这样厚的衬垫，阻 碍封装体(半导体器件)的薄型化。此外，也研究了对半导体元件间的粘 接剂层本身付与衬垫功能(例如，参照专利文献5)，但在此种情况下也 阻碍封装体的薄型化。此外，当在上段侧上叠层比下段侧大的半导体元件的情况下，由于上 段侧的半导体元件从下段侧的半导体元件突出地配置，所以该突出部分的 下方形成中空状态。此外，即使在叠层相同形状的半导体元件彼此间的半 导体器件中，在使上段侧的半导体元件的位置偏移的情况下，上段侧的半导体元件的一部分从下段侧的半导体元件突出，该突出部分的下方形成中 空状态。这样，如果上段侧的半导体元件的一部分从下段侧的半导体元件 突出，则在上段侧的半导体元件上连^^合引线时的超声波输出，向突出 部下方的中空部传播，有产生键合引线的连接不良等的问题。对于此点，提出通过在上段侧的半导体元件的下表面侧形成绝缘层，缘不良或短路等的发生(例如，参照专利文献6)。利用绝缘层虽对绝缘 不良或短路等的抑制显出效果，但存在基于绝缘层和粘接剂层的热膨胀率 的差异等，容易产生层间剥离的问题。此外，由于除半导体元件的粘接工 序外，需要绝缘层的形成工序，因此存在叠层型多芯片封装体的制造工时、 制造成本增加的问题。此外，因在上段侧的半导体元件引线^^合时的负荷，半导体元件产生 挠曲。这样的挠曲成为半导体元件产生裂紋等的原因，同时也成为键合引 线连接不良的原因。此外，因上段侧的半导体元件挠曲，存在使连接在下 段侧的半导体元件上的键合引线产生变形或连接不良等的问题。此外，在 上下的半导体元件间配置外形比其小的衬垫或粘接层，即使在使上段侧的 半导体元件的大小从下段侧的半导体元件伸出的情况下，也使上段侧的半 导体元件的一部分，其下方形成为中空状态。在此种情况下也出现同样的 问题。另外，当在上段侧上搭载比下段侧大的半导体元件的情况下，由于上段侧的半导体元件从下段侧的半导体元件突出地配置，因此因向上段侧亏1 线键合时的负荷，半导体元件产生挠曲。这样的挠曲成为半导体元件产生 裂紋等的原因，并存在使连接在下段侧的半导体元件上的键合引线产生变 形或连接不良等的问题。这样的问题不局限于在上段侧上搭载比下段侧大 的半导体元件时，即使是相同形状的半导体元件，在以在上段侧的半导体 元件的下方产生中空部的方式配置的情况下，也出现同样的问题。另外，在专利文献l中，记载了在上段侧叠层比下段侧大的半导体元 件的构成中，在将下段侧的半导体元件搭载在基板上后，进行树脂密封， 在该树脂密封部上搭载上段侧的半导体元件的叠层型半导体器件。根据这 样的构成，由于在上段侧的半导体元件的下部存在树脂密封部，因此能够 防止键合不良或半导体元件的裂紋等，相反，由于在搭载各半导体元件后， 需要进行树脂密封工序，因此存在制造工时、制造成本增加的问题。另夕卜， 由于需要用于树脂密封各半导体元件的空间，因此阻碍叠层型多芯片封装 体(半导体器件)的薄型化或小型化。专利文献l:特开2001-217384号^S才艮 专利文献2:特开2002-270760号^^净艮 专利文献3:特开2003-261233号公报 专利文献4:特开2003-218316号公才艮 专利文献5:特开2003-100953号公才艮 专利文献6:特开2002-222913号7>才艮如上所述，在采用以往的叠层型多芯片封装体结构的半导体器件中，缘不良或短路等的发生，成为阻碍封装体的薄型化的主要原因。此外，设 在上段侧的半导体元件的下表面侧的绝缘层，虽对上述的绝缘不良或短路 等的抑制显出效果，但导致起因于绝缘层和粘接剂层的热膨胀率差异等的 层间剥离或制造成本的增加等。进而，在上段侧的半导体元件的下方产生 中空部的叠层结构中，因向上段侧半导体元件的引线^合时产生的挠曲， 存在产生半导体元件的裂紋或下段侧半导体元件的^合引线的变形、连接6不良等的问题。此外，在以往的叠层型多芯片封装体结构的半导体器件中，当在上段 侧叠层比下段侧大的半导体元件，或偏置地叠层上段侧的半导体元件的情 况下，上段侧的半导体元件的一部分从下段侧的半导体元件突出，不可避 免该突出部的下方形成为中空状态。如果突出部的下方形成为中空状态， 就会导致向上段侧的半导体元件连接的键合引线出现连接不良，或上段侧 的半导体元件因引线键合时挠曲产生裂紋等的问题。
技术实现思路
本专利技术是为解决这样的问题而提出的，其目的在于提供一种半导体器 件，其除能够防止起因于下段侧的半导体元件的键合引线和上段侧的半导 体元件的接触的绝缘不良或短路等的发生外，还能够抑制半导体元件间的 不良剥离或制造成本的增加等。此外，目的在于提供一种半导体器件，在 上段侧的半导体元件的下方产生中空部的叠层结构中，能够防止在上段侧 的半导体元件上键合时的挠曲的发生。另外，目的在于提供一种半导体器件，其在上段侧上配置有比下段侧 大的半导体元件的叠层结构或相对于下段侧的半导体元件偏置地配置上段 侧的半导体元件的叠层结构中，能够抑制起因于上段侧的半导体元件的突 出部的键合引线连接不良或半导体元件的裂紋发生等。本专利技术的一方式的半导体器件，其特征在于，具备具有电极部的基 板；笫1半导体元件，具有通过第1键合引线连接在所述电极部上的第1 电极焊盘，并且粘接在所述基板上；以及第2半导体元件，具有通过第2 键合引线连接在所述电极部上的第2电极焊盘，并且用由同一材料形成且 弹性率不同的2层结构的粘接剂层在所述第1半导体元件上进行粘接。本专利技术的另一方式的半导体器件，其特征在于进一步在具有上述的 2层结构的粘接剂层的半导体器件中，所述第2半导体元件具有从所述第1 半导体元件的外周向外侧突出的部分，并且在所述第2半导体元件的突出 部分和所述基板的之间，通过用所述第2半导体元件的粘接时本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具备：　　　　具有电极部的基板；　　　　第１半导体元件，具有通过第１键合引线连接在所述电极部上的第１电极焊盘并且粘接在所述基板上；以及　　　　第２半导体元件，具有通过第２键合引线连接在所述电极部上的第２电极焊盘并且通过含有起保持距离的衬垫作用的绝缘性填料的粘接剂层粘接到所述第１半导体元件上，并具有从所述第１半导体元件的外周向外侧突出的部分；　　　　所述第２半导体元件的突出部分和所述基板之间，通过以所述第２半导体元件的粘接时的温度软化或熔融的所述粘接剂层来填充。

【技术特征摘要】
JP 2004-5-20 150046/2004;JP 2004-5-20 150047/20041.一种半导体器件，其特征在于，具备具有电极部的基板；第1半导体元件，具有通过第1键合引线连接在所述电极部上的第1电极焊盘并且粘接在所述基板上；以及第2半导体元件，具有通过第2键合引线连接在所述电极部上的第2电极焊盘并且通过含有起保持距离的衬垫作用的绝缘性填料的粘接剂层粘接到所述第1半导体元件上，并具有从所述第1半导体元件的外周向外侧突出的部分；所述第2半导体元件的突出部分和所述基板之间，通过以所述第2半导体元件的粘接时的温度软化或熔融的所述粘接剂层来填充。2. —种半导体器件，其特征在于，具备 具有电极部的基板；第1半导体...

【专利技术属性】
技术研发人员：芳村淳，小牟田直幸，沼田英夫，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]