具有正电阻温度系数的单片半导体陶瓷电子元件制造技术

本发明专利技术揭示一种单片半导体陶瓷电子元件，包括钛酸钡系列半导体陶瓷层和内部电极层，并将它们交替地进行叠层，形成外部电极并使其连接到内部电极层上，每个半导体陶瓷层的厚度Ｓ对于每个内部电极层的厚度Ｉ的比Ｓ／Ｉ在１０到５０的范围。内部电极层由镍系列金属组成。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及单片(monolithic)半导体陶瓷电子元件。特别涉及以钛酸钡系列为主要成分并具有正电阻温度系数的单片半导体陶瓷电子元件。钛酸钡半导体陶瓷具有正电阻温度特性(PTC特性)，在室温下其电阻系数很小，但当温度超过某个温度、例如居里温度时，其电阻就急剧地增加，并广泛地应用于例如温度控制器、过电流保护器、等温加热等中。最重要的是，在电路的过电流保护电子元器件中，希望在室温下电阻降低。特别，在通用数据总线(USB)计算机外部设备中，强烈要求小的半导体陶瓷元器件具有低的电阻系数和高的耐压。对应于这种要求，在日本专利号57-60802中公开了一种单片半导体陶瓷电子元件。这种单片半导体陶瓷电子元件将以钛酸钡为主要成分的半导体陶瓷层与由Pt-Pd合金组成的内部电极层交替地进行叠层(laminate)，并整体地焙烧。利用这种叠层结构，使半导体陶瓷电子元件的电极区域大幅度地增加，并使电子元器件本身的大小减小。在日本专利号6-151103中也公开了一种单片半导体陶瓷电子元件。这种单片半导体陶瓷电子元件以镍(Ni)系列金属代替Pt-Pd合金作为内部电极。但是，在日本专利号’802中公开的单片半导体陶瓷电子元件中，由于内部电极层和半导体陶瓷层电阻接触小，所以在室温下电阻相对地高。另一方面，在日本专利号’103中公开的单片半导体陶瓷电子元件中，如果在空气中焙烧，则使用Ni系列金属的内部电极的材料被氧化，因此，在还原性气氛中被焙烧后，必须在Ni系列金属不被氧化的温度下，对材料进行再次氧化处理。因为能在半导体陶瓷层与内部电极层之间获得电阻(Ohmic)接触，所以得到的材料在室温下有低的电阻。但是，因为在低温下再次氧化处理要求防止Ni系列金属被氧化，所以电阻系数的变化范围要小于10％。本专利技术的目的在于提供一种单片半导体陶瓷电子元件，这种单片半导体陶瓷电子元件本身的大小能减小，室温电阻降低到0.2Ω以下，电阻系数变化范围大于100％，并且耐压增加到20V以上。本专利技术的单片半导体陶瓷电子元件，包括钛酸钡系列半导体陶瓷层和内部电极层，将它们交替地进行叠层，形成外部电极并使其连接到内部电极层上，每个所述半导体陶瓷层的厚度S对于每个所述内部电极层的厚度I的比S/I以10到50的范围为佳。半导体陶瓷层的厚度S对应于2个内部电极层之间的距离。本专利技术的单片半导体陶瓷电子元件，所述内部电极层由镍系列金属组成。采用本专利技术单片半导体陶瓷电子元件的如前所述的结构，则能提供小型化、室温电阻低、电阻系数变化范围小、并且耐压高的单片半导体陶瓷电子元件。即、通过将半导体陶瓷层的厚度S对于每个内部电极层的厚度I的比S/I设置在10到50的范围内，能降低室温电阻，并能增加电阻系数的变化范围。其结果，能增加耐压。下面，通过对本专利技术实施形态的描述能进一步理解本专利技术的目的、特征和优点。附图说明图1表示与本专利技术相关的单片半导体陶瓷电子元件例子的图解图。下面，参照附图对实施本专利技术的最佳实施形态进行说明。实施形态图1所示的单片半导体陶瓷电子元件10包括叠层体12。在叠层体12中，将半导体陶瓷层14与内部电极层16交互叠层。这种场合，将半导体陶瓷层14的厚度S对于内部电极层16的厚度I的比S/I设置在10到50的范围内。各内部电极层16的端部交替地伸展到叠层体12的一个侧面和另一个侧面，并且分别在叠层体12的一个侧面和另一个侧面上形成外部电极18a和外部电极18b。这种场合，将外部电极18a连接到每隔一个的内部电极层16上，并将另一个外部电极18b连接到剩下的内部电极层16上。半导体陶瓷层14由以钛酸钡为主要成分的半导体材料组成。其中，根据需要，可以用Ca、Sr、Pb、等代替Ba，同样地可以用Sn、Zr、等代替Ti。用例如La、Y、Sm、Ce、Dy或者Gd的稀土元素、或者用例如Nb、Ta、Bi、Sb或者W的迁移元素，作为将半导体特性赋予半导体陶瓷层14的杂质。此外，根据需要，也可以将包含Si、Mn的氧化物或者化合物添加到半导体陶瓷层14中。在本专利技术中，对于钛酸钡粉末的合成方法没有特别的限制。例如，可以用溶胶凝胶(sol-gel)法、水热综合(hydrothermal synthesis)法、同时沉淀(coprecipitation)法、水解法、或者固相综合(solid-phase synthesis)法。但是，以得到的钛酸钡粉末的颗粒直径在1μm以下、并且利用XPS观察到的BaCO3/BaO比在0.42以下为佳。在本专利技术中，虽然对半导体陶瓷层14的陶瓷粒子大小没有特别的限制，但是从耐压的观点来看，平均陶瓷粒子大小在2μm以下为佳。虽然将半导体陶瓷层14的厚度S调节到需要的室温电阻，但为了得到小型、低电阻的单片半导体陶瓷电子元件，厚度S在100μm以下为佳。用Ni系列金属、Mo系列金属、Cr系列金属、或者它们的合金作为内部电极层16的材料。从与半导体陶瓷层14电阻(Ohmic)接触可靠性的观点来看，以用Ni系列金属为佳。虽然可以使用Ag、Pd或者合金作为外部电极18a和18b的材料，但该材料没有特别的限制。下面，参照实施例对本专利技术进一步详细地进行描述。实施例1首先，分别在不同的容器中准备0.2mol/l氢氧化钡溶液(包含3.079molBa)15.40 l和0.35mol/l烃氧化钛溶液(包含2.655mol Ti)7.58l。烃氧化钛溶液是将Ti(O-Pr)4(钛四异丙醇盐)溶解在IPA(异丙基乙醇)中。此外，将溶解在乙醇(包含0.00664mol La)中的100cc氯化镧均匀地混合在烃氧化钛溶液中。接着，用静态混合对各个容器中的溶液进行混合，并将反应得到的溶液保持在老化(maturing)容器中老化3小时。接着，进行脱氢和清洗，然后，在110℃干燥3小时。然后，进行粉碎，得到含镧的钛酸钡粉末。该含镧的钛酸钡微细粉末，Ba/Ti比为0.993，La/Ti比为0.0021。接着，在1100℃对钛酸钡微细粉末烧结2小时，在添加有机溶剂、有机粘结剂和增塑剂后，得到浆料。用刮浆法使浆料成型，得到原料片。利用在原料片上对Ni电极糊进行网印，形成内部电极层。对原料片进行叠层，使内部电极层交互地露出，进行加压粘结，并切割成叠层体。此外，将没有印刷内部电极层的伪原料片重叠压在这种叠层体的上下表面上。接着，在空气中对叠层体进行脱粘接剂处理，并在氢氧/氮比为3/100的强还原性气氛中焙烧2小时。焙烧后，在空气中并在600到1000℃进行再次氧化处理1小时。然后，涂敷电阻(Ohmic)银糊，接着在空气中烘烤，形成外部电极，得到单片半导体陶瓷元器件。在这种单片半导体陶瓷元器件中，对涂敷用于形成内部电极层的Ni电极糊的厚度和用于形成半导体陶瓷层原料片的厚度进行各种变化。此外，对被叠层的半导体陶瓷层进行各种变化，用于调整室温电阻。对于前述单片半导体陶瓷元器件每个半导体陶瓷层的厚度S与内部电极层的厚度I，用SEM通过单片半导体陶瓷元器件的剖面的10个点进行观察，求出平均值，由此算出半导体陶瓷层的厚度S对于内部电极层的厚度I的比S/I。对于前述单片半导体陶瓷元器件，测量出室温电阻、电阻系数变化范围和耐压。用数字电压表并利用4端方法测量室温电阻。用室温电阻除最大电阻在室温到250℃本文档来自技高网...

【技术保护点】
一种单片半导体陶瓷电子元件，其特征在于，包括 钛酸钡系列半导体陶瓷层， 内部电极层， 将所述半导体陶瓷层和内部电极层交互地进行叠层， 将外部电极连接到所述内部电极层上， 每个所述半导体陶瓷层的厚度Ｓ对于每个所述内部电极层的厚度Ｉ的比Ｓ／Ｉ在１０到５０的范围。

【技术特征摘要】
JP 1999-12-10 351392/991．一种单片半导体陶瓷电子元件，其特征在于，包括钛酸钡系列半导体陶瓷层，内部电极层，将所述半导体陶瓷层和内部电极层交互地进...

【专利技术属性】
技术研发人员：川本光俊，新见秀明，児玉雅弘，岸本敦司，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]