具有内埋层的半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种具有内埋层的半导体装置及其制造方法，该半导体装置包括：具有第一电性的基板、具有第二电性且形成于基板中的高电压阱、形成于高电压阱中的漂移区，以及具有第一电性的内埋层，其中内埋层形成于高电压阱之下且垂直地对准漂移区。

【技术实现步骤摘要】

本专利技术是有关于一种半导体装置及其制造方法，特别是关于一种具有内埋层的半导体装置及其制造方法。
技术介绍
超高电压(Ultra-high voltage，ultra-HV)半导体装置广泛地被使用于显示设备、便携设备以及许多其他的应用。超高电压半导体装置的设计目的包括高的崩溃电压以及低的导通电阻率(specific on-resistance)。超高电压半导体装置的导通电阻率，是通过装置的梯度区(doping concentration of a grade region)的掺杂浓度来加以限制。当梯度区的掺杂浓度下降，导通电阻率会增加。
技术实现思路
根据本专利技术的一实施例，一种半导体装置包括具有第一电性的基板、具有第二电性且形成于基板中的高电压阱、形成于高电压阱中的漂移区以及具有第一电性的内埋层，其中内埋层形成于高电压阱之下且垂直地对准漂移区。根据本专利技术的另一实施例，提供制造半导体装置的一种方法。此方法包括：提供具有第一电性的基板，形成具有第一电性的内埋层于基板内，形成具有第一电性的外延层于具有内埋层的基板上方，形成具有第二电性的高电压阱于外延层中，以及形成漂移区于高电压阱中，其中漂移区系垂直地对准于内埋层。所附图式包含在此说明书中且构成此说明书的一部份，所附图式绘示揭露的实施例，且配合叙述用以解释揭露的实施例。附图说明图1是依照一实施例所绘示的超高电压半导体装置的剖面图。图2A-图2N是依照一实施例绘示制造图1的装置的工艺。图3是绘示图1的装置以及用来做为比较例的另一装置二者的漏极特性图。图4是绘示图1的装置以及用来做为比较例的另一装置二者的漏极特性图。图5是依照一实施例所绘示的装置剖面图。图6是依照一实施例所绘示的装置剖面图。图7是依照一实施例所绘示的装置剖面图。图8是依照一实施例所绘示的绝缘栅双极晶体管的剖面图。图9是依照一实施例所绘示的超高电压二极管的剖面图。【符号说明】10、50、60、70：装置80：绝缘栅双极晶体管90：二极管100、200、200’：P基板105、205、610、611、612：预-高电压N型阱110、210、510、511、512、620、621、622、710、711、712：P型内埋层120、220：高电压N型阱125、225：第一P型阱126、226：第二P型阱130：漂移区135、235：P顶端区140、240：N梯度区150、250：绝缘层160、260：栅极氧化层165、265：栅极层170、270：间隙壁162：第二开口175、275：第一N+区176、276：第二N+区180、280：第一P+区181、281：第二P+区190、290：层间介电层195、300、900：接触层196、301：第一接触部分197、302：第二接触部分198、303：第三接触部分199、304：第四接触部分215：P型外延层251：第一场氧化物区部分252：第二场氧化物区部分253：第三场氧化物区部分254：第四场氧化物区部分291：第一开口292：第二开口293：第三开口294：第四开口295：第五开口720、721：N型内埋层875：P+区910：接触部分W、W1、W2：宽度d1、d2：深度S：间隔具体实施方式现在下述的实施例将参照所附图式来进行说明，其中相关的范例系已绘示于所附图式中。图式中相同的组件符号将尽可能用来代表相同或类似
的部件。图1是依照一实施例所绘示的超高电压半导体装置10(下文中称为「装置10」)剖面图。装置10是N型横向扩散金属氧化物半导体(Lateral Diffused Metal Oxide Semiconductor，LDMOS)装置，其是设计来提供相对于其他半导体装置的高电压操作(例如40伏特或更高)或甚至超高电压操作(例如400伏特或更高)。如图1所示，装置10包括P基板(P-type substrate，P-sub)100以及形成于P基板100中的高电压N型阱(High-Voltage N-Well，HVNW)120。第一P型阱(P-Well，PW)125是形成于HVNW 120中且做为源极阱。第二P型阱126是形成于HVNW 120的外部且邻近HVNW 120，第二P型阱126做为块材阱(bulk well)。漂移区130是形成于HVNW 120中，且与第一P型阱125分开。漂移区130包括P顶端区135以及形成于P顶端区135上的N梯度区140。提供来做为，例如，场氧化物区(field oxide，FOX)，的绝缘层150形成于P基板100上，。栅极氧化层160是形成于第一P型阱125的侧边(亦即右边)部分上。栅极层165是形成于栅极氧化层160上方。间隙壁(spacer)170是形成于栅极层165的侧壁上。第一N+区175是形成于HVNW 120中，且构成装置10的漏极区域。第二N+区176是形成于第一P型阱125中，且邻近栅极层165的侧边(亦即左边)部分。第一P+区180是形成于第一P型阱125中，且邻近第二N+区176。第二N+区176与第一P+区180共同构成装置10的源极区域。第二P+区181是形成于第二P型阱126中，且构成装置10的块材区。层间介电(interlayer dielectric，ILD)层190是形成于P基板100上方。提供来做为，例如金属层(M1)，的接触层195形成于层间介电层190上方。接触层195包括多个分开的接触部分，经由形成于层间介电层中的不同开口，与形成于P基板100中的不同结构部分电性接触。具体而言，接触层195包括与第一N+区175电性接触的第一接触部分196、与栅极层165电性接触的第二接触部分197、与第二N+区176及第一P+区180电性接触的第三接触部分198以及与第二P+区181电性接触的第四接触部分199。额外的层间介电层以及接触层可以形成于P基板100上方。装置10亦包括形成于HVNW 120下方(亦即HVNW 120的底部与P基板100之间)的预-HVNW 105以及P型内埋层(P-type buried layer，
PBL)110。具体而言，预-HVNW 105是形成于HVNW 120的底面下且邻近于HVNW 120的底面。P型内埋层110是配置于预-HVNW105上方。预-HVNW 105以及P型内埋层110是垂直地(亦即沿着P基板100的厚度方向)对准于漂移区130，且实质上覆盖漂移区130。在不具有预-HVNW 105与P型内埋层110的超高电压装置中，N梯度区140中的最高掺杂浓度，是通过P顶端区135中的掺杂浓度来加以限制。因此，对于超高电压装置而言不易达到高的崩溃电压以及低的导通电阻率。另一方面，依照本实施例所绘示的装置10包括形成于HVNW 120下方且垂直地对准漂移区130的预-HVNW 105与P型内埋层110，以协助完全空乏区的形成。因此，可以增加HVNW 120中的掺杂浓度，或者可以降低第一P型阱125与第二P型阱126中的掺杂浓度，以具有降低装置10的导通电阻率的效应。图2A-图2N依照一实施例绘示制造图1的装置10的工艺。首先，请参照图2A，提供P基板(P-type substrate，P-sub)200。P基板本文档来自技高网...

【技术保护点】
一种半导体装置，包括：一基板，具有一第一电性；一高电压阱，具有一第二电性且形成于该基板中；一漂移区，形成于该高电压阱中；以及一内埋区，具有该第一电性，该内埋区形成于该高电压阱下方且垂直地对准该漂移区。

【技术特征摘要】
2015.02.18 US 14/625,4351.一种半导体装置，包括：一基板，具有一第一电性；一高电压阱，具有一第二电性且形成于该基板中；一漂移区，形成于该高电压阱中；以及一内埋区，具有该第一电性，该内埋区形成于该高电压阱下方且垂直地对准该漂移区。2.根据权利要求1所述的半导体装置，更包括一预-高电压阱，具有该第二电性且形成于该内埋层下方。3.根据权利要求1所述的半导体装置，其中该内埋层包括多个具有该第一电性的内埋层，形成于该高电压阱下方，并垂直地对准该漂移区，且这些具有该第一电性的内埋层彼此隔开：该装置更包括多个具有该第二电性的预-高电压阱，且每一这些具有该第二电性的预-高电压阱形成于各别的这些具有该第一电性的内埋层下方。4.根据权利要求1所述的半导体装置，其中该内埋层包括多个第一内埋层，具有该第一电性且形成于该高电压阱下方，并垂直地对准该漂移区，这些第一内埋层彼此隔开：该半导体装置更包括多个第二内埋层，具有该第二电性且形成于该高电压阱下方，每一这些第二内埋层形成于两个相邻的这些第一内埋层之间。5.根据权利要求1所述的半导体装置，其中该漂移区包括：一顶端区，具有该第一电性且形成于该高电压阱中；以及一梯度区，具有该第二电性且形成于该顶端区上方。6.根据权利要求1所述的半导体装置，其中该半导体装置是一横向扩散金属氧化物半导体(Lateral Diffused Metal Oxide Semiconductor，LDMOS)装置：该半导体装置更包括一漏极区域，具有该第二电性且形成于该高电压阱中。7.根据权利要求1所述的半导体装置，其中该半导体装置是一绝缘栅双极晶体管：该半导体装置更包括一漏极区域，具有该第一电性且形成于该高电压阱中。8.根据权利要求1所述的半导体装置，其中该半导体装置是一二极管。9.根据权利要求1所述的半导体装置，其中该第一电性是P型，而该第二电性是N型。10.根据权利要求1所述的半导体装置，其中该第一电性是N型，而该第二电性是P型。11.根据权利要求1所述的半导体装置，更包括：一源极阱，具有该第一电性且形成于该高电压阱中，该源极阱自该漂移区隔开；一源...

【专利技术属性】
技术研发人员：詹景琳，吴锡垣，林正基，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71