半导体存储器装置及其驱动装置制造方法及图纸

一种半导体存储器装置包括：主体存储单元部；冗余存储单元部；由非易失性半导体存储器组成的、电气存储置换主体存储单元部中的失效存储单元的冗余存储单元地址的冗余地址数据单元部；控制电路部；冗余存储单元选择电路部。冗余存储单元选择电路部保持由冗余地数据单元部读出的第１地址数据且把该第１地址数据与通过控制电路部输入的读出用或写入用的第２地址数据比较，从而选择主体存储单元部或冗余存储单元部。具有结构简单且能高速动作的优点。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体存储器装置及其驱动方法。近年来，随着半导体存储器装置的大容量化，存储单元的高密度化及高集成化不断进步。在这样的半导体存储器装置中，由于一部分存储单元失效而使全部存储器失效所产生的制造成品率低成为大问题。作为避免该问题的方法，通过把主体存储单元部分的失效存储单元置换成冗余存储单元，使之成为合格品，这种补救方法作为有效方法正加以采用。下面，对备有冗余存储单元的半导体存储器装置的一般构成，参照图21进行说明。该半导体存储器装置由下述部分构成存储信息的主体存储单元部1；当主体存储单元部1中产生失效存储单元时，用于置换该失效存储单元的冗余存储单元部2；驱动主体存储单元部1的主体译码器3；驱动冗余存储单元部2的冗余译码器4；控制主体译码器3及冗余译码器4的控制电路5；输入地址信号及控制信号的输入端子6。在这种半导体存储器装置中，主体存储单元部1中存在失效存储单元时，把该失效存储单元的地址数据写入设置在控制电路5中的非易失性存储电路中。该非易失性存储电路是用熔断丝熔断结构、可用电的方式写入的存储器或可用电的方式消去及写入的存储器(EPROM或EEPROM)构成的。这种半导本文档来自技高网...

【技术保护点】
一种半导体存储器装置包括： 主体存储单元部； 冗余存储单元部； 电气储存把所述主体存储单元部的一部分置换成所述冗余存储单元部的置换地址的、由半导体存储器组成的冗余地址数据单元部； 控制电路部； 冗余存储单元选择电路部； 其特征在于，所述冗余存储单元选择电路部保持自所述冗余地址数据单元部读出的第１地址数据；比较所述第１地址数据和通过所述控制电路部输入的、读出用或写入用的第２地址数据，从而选择所述主体存储单元部或所述冗余存储单元部。

【技术特征摘要】
【国外来华专利技术】JP 1994-4-25 086685/941.一种半导体存储器装置包括主体存储单元部；冗余存储单元部；电气储存把所述主体存储单元部的一部分置换成所述冗余存储单元部的置换地址的、由半导体存储器组成的冗余地址数据单元部；控制电路部；冗余存储单元选择电路部；其特征在于，所述冗余存储单元选择电路部保持自所述冗余地址数据单元部读出的第1地址数据；比较所述第1地址数据和通过所述控制电路部输入的、读出用或写入用的第2地址数据，从而选择所述主体存储单元部或所述冗余存储单元部。2.如权利要求1所述的半导体存储器装置，其特征在于，所述冗余存储单元选择电路部包括锁存自所述冗余地址数据单元部读出的第1地址数据的第1锁存器电路。3.如权利要求1所述的半导体存储器装置，其特征在于，进一步包括产生使所述冗余地址数据单元部动作的控制信号的动作信号产生电路。4.如权利要求3所述的半导体存储器装置，其特征在于，所述动作信号产生电路由检测电源接入并产生动作信号的电源接入检测电路组成。5.如权利要求1所述的半导体存储器装置，其特征在于，进一步包括存储标志数据的标志数据存储部，该标志数据表示已自所述冗余地址数据单元部读出第1地址数据。6.如权利要求5所述的半导体存储器装置，其特征在于，进一步包括电源切断时检测电压降低的电压检测电路；所述标志数据存储部由第2锁存器构成且所述第2锁存器由来自所述电压检测电路的信号复位。7.如权利要求5所述的半导体存储器装置，其特征在于，进一步包括复位信号产生电路；所述标志数据存储部由第2锁存器电路构成且所述第2锁存器电路由来自所述复位信号产生电路的信号复位。8.如权利要求1所述的半导体存储器装置，其特征在于，所述主体存储单元部、所述冗余存储单元部及所述冗余地址数据单元部中，任二个以上的单元部设置在同一存储区域中且所述单元部的占有区域是可变的。9.如权利要求8所述的半导体存储器装置，其特征在于所述同一存储区域具有存储标志数据的标志数据存储区域；该标志数据表示设置在所述同一存储...

【专利技术属性】
技术研发人员：平野博茂，中根譲治，中熊哲治，森脇信行，椋木敏夫，角辰己，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]