在视频RAM中的自定时实时数据传输制造技术

一种由带有用于输入行、列和目标地址的地址输入的ＲＡＭ阵列以及带有串行输出端口的串行访问阵列组成的视频ＲＡＭ半导体存储器设备。该视频ＲＡＭ含有地址／控制逻辑，该控制逻辑提供内部地与串行时钟同步的控制信号，这是在引出指针等于比可编程的目标值或输入目标地址小１的值的期间出现的。这将使得与输入行地址对应的ＲＡＭ阵列中的一行在该ＲＡＭ阵列与该串行访问阵列之间传输。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上说与显存子系统、图形和显示适配器系统及子系统有关，具体地说是与半导体存储器设备有关。更具体地说，本专利技术与视频RAM和其它类似存储器设备有关。视频RAM(VRAM)是一种两端口RAM(随机访问存储器)，它实质上是一种带一个额外第二端口的传统DRAM，通过这个第二端口可以串行地访问存储器中的数据。VRAM由RAM阵列、串行访问存储器(SAM)阵列、地址/控制逻辑和传输门组成。RAM阵列与主(RAM)端口相连，其行为方式与DRAM或SRAM相同。而SAM阵列，有时也称之为移位寄存器，则与VRAM的辅助(SAM或串行)端口相连，可以在称为串行时钟的外部异步时钟的控制下串行地访问。地址/控制逻辑则管理RAM端口的地址复用并提供VRAM的控制和全局定时功能。传输门则用于在地址/控制逻辑的控制下在RAM阵列和SAM阵列之间传送存储数据。VRAM的好处是，当数据不必在RAM和SAM阵列之间传输时，两个端口可以独立并异步地操作。SAM阵列的存储容量通常等于RAM阵列一行的大小，并且整个一行存储器数据在RAM和SAM之间的传送可以在单次数据传输访问中完成。两个端口的独立且异步的操作在显示存储器子系统中有极好的应用，其中RAM端口用于更新显示存储器的内容，而SAM端口则提供用于CRT之类的显示器的光橱显示数据。RAM端口通常运行于更新硬件(如图形处理器)的频率。而SAM端口的运行频率则通常由显示器的要求决定。由于显示器光橱数据是从SAM端口取得的，所以几乎所有的RAM端口带宽都可用来更新显示存储器的内容。在显示存储器子系统中，VRAM通过SAM端口提供显示数据。因为SAM阵列只有一行显示数据大小的容量，所以它必须在帧显示期间不断地加载新的显示数据行。通常，新的显示数据行是从比前一行地址大于一的地址处取得的。从RAM阵列向SAM阵列重新加载新的显示数据行是通过在RAM端口执行一个数据传输周期来实现的。RAM阵列和SAM阵列之间的数据传输是对RAM端口的正常DRAM访问周期的仅有的中断。这些数据传输可分为两种不同的类型。1、当SAM端口不活动且串行时钟停止时；2、当SAM端口活动且串行时钟在运行时。前者通常与在显示帧消隐期间向SAM加载下一条水平扫描线的显示数据有关，由于串行时钟停止了，RAM端口的数据传输周期不需要与串行时钟同步。后者则通常与显示帧的水平扫描线的活动视频周期有关，由于串行时钟在运行，RAM端口的数据传输周期要求与串行时钟准确地同步，以保证在SAM端口所要求的“无缝的”显示数据流。后者在VRAM术语中常称为“实时数据传输”，而在基于VRAM的显示子系统的术语中常称为“中线重载”(“Mid-Line Reload”)。在显示存储器子系统的设计中，“实时数据传输”的控制和定时代表了主要问题。“实时数据传输”是一种定时严格的实时访问，要求RAM和SAM端口之间准确地同步。这种定时严格的实时访问势必要求具有用于同步和访问控制的复杂且高速的电路。正是由于这个原因，基于VRAM的显示存储器子系统的设计者常常为避免显示数据“中线重载”和有关的VRAM“实时数据传输”而牺牲灵活性或低级地使用(under-utilize)显示存储器。在许多基于VRAM的显示存储器子系统中应用的避免中线重载的传统方法有很多与显示存储器内容如何映射至视频显示屏有关的限制。这些限制通常有·显示帧的第一条水平扫描线的显示数据的固定的开始地址·用于产生每一后续水平扫描线的起始地址的地址增量，其固定地等于显示存储器子系统中VRAM的SAM阵列的容量，或者固定是该容量的2的整数倍分之一。·水平扫描线长度所相应要求的显示数据量不能大于显示存储器子系统中VRAM的SAM阵列的容量。为了避免“中线重载”以及从而避免“实时数据传输”，所有这些限制都必须满足。对于通用的图形适配器或显示控制器，这些限制是不能施行的。一些现在的1Mb VRAM使用了另一种避免“实时数据传输”的方法。这些VRAM具有了一种称为“分离寄存器”(Split-Register)的特点。这些VRAM将其SAM阵列分为两半，这两半可以通过所谓的“分离寄存器数据传输”进行各自独立的加载，籍此，当其中一半执行加载时另一半可以保持活动。这一特点对缓解该问题有很大的作用，但是它没有充分且高效地利用SAM阵列的存储容量，而且势必要求两倍于未采用“分离寄存器”特点的数据传输访问量。另一种建议替代的方案是在VRAM内部维护所有的传输定时，而不是通过控制器进行外部定时。这种方案在维持定时严格的数据传输所要求的高准确度的同时容许“实时数据传输”。在这里，由于所有的传输都是由VRAM根据预编程在VRAM中并且与串行时钟同步的参数自动进行内部初始化，所以这种传输很容易与串行输出流同步。使用这一方案，就不必在定时中引入外部控制，从而可以实现实时数据传输所要求的高精确度的定时。然而，这一方案也有多个缺点首先，为了适应内部定时传输的要求，这种VRAM的设计非常复杂，这使得它与传统VRAM不兼容。其次，由于参数的静态本质使得在正常操作时重排串行数据输出变得困难，因而这种设计缺乏灵活性。再次，VRAM必须在执行内部数据传输时向VRAM存储器控制器提供忙信号或者等待状态以避免对RAM端口同时发生访问。再其次，处理这种忙(信号)的协议增加了视频控制器电路的复杂性，若是有多个忙信号需要管理就尤其如此。而且，这种忙握手协议使得任何现存视频控制器都不能适用于这种VRAM。本专利技术通过新颖地增强传统的视频随机访问存储器(VRAM)设备，简单而高效地消除了传统上与在基于VRAM的存储器子系统中应用的实时数据传输有关的复杂性和高速电路的潜在要求。而且，系统不会受到严格的映射限制，不需要牺牲SAM的效率。此外，VRAM的设计不是过份复杂，极其灵活且效能高，不必引入等待状态握手协议因而与现存视频控制器完全兼容，是对传统VRAM数据传输的一种自然扩展。根据本专利技术，视频RAM半导体存储器设备包括带有用于输入行、列和目标地址的地址输入(设施)的RAM阵列；带有串行输出端口的串行访问阵列。视频RAM含有地址/控制逻辑，能检测RAS时钟之类的激励。RAS时钟来自于外部控制器，指示了用于RAM阵列和串行访问阵列之间数据传输的粗略时序位置。该控制逻辑接着将提供控制信号，这些控制信号内部地与串行时钟同步，而且是在引出指针(tap pointer)等于某个特定值的周期内发生的。这个特定值就是比可编程的目标值或输入目标地址少1的那个值。这将使得RAM阵列中相应于某个输入行地址的行在RAM阵列与串行访问阵列中传输。本专利技术的上述及其他目标、特点和优点将在以下书面细节描述中变得更清楚。本专利技术的可信的新特点在附后的权利要求中进行了阐述。本专利技术自身、其较佳的使用模式及其更多的目标和优点，通过结合下述附图，参阅后面关于一个说明性的实施例的详细描述就能最好地理解。附图说明图1根据本专利技术的一个较佳实施例刻画了VRAM的模块图。图2给出了串行时钟非活动时传统的读数据传送周期的时序图。图3给出了串行时钟活动时传统的读数据传送周期的时序图，即所谓的“实时数据传输”。图4根据本专利技术的较佳实施例刻画了带有三个参数的一般情形下自定时数据传输(STDT)实时读数据传本文档来自技高网...

【技术保护点】
带有ＲＡＭ、串行访问存储器和引出指针（ｔａｐ ｐｏｉｎｔｅｒ）的视频ＲＡＭ半导体存储器设备中自定时实时数据传送方法，该方法其特征在于包括： 从控制数据传输的外部控制器接收激励；并 执行数据传输，该数据传输内部地与串行时钟同步，并且是在引出指针等于可编程的目标值期间，数据从ＲＡＭ的一行传送到串行访问存储器之中。

【技术特征摘要】
【国外来华专利技术】US 1993-12-30 1758741.带有RAM、串行访问存储器和引出指针(tap pointer)的视频RAM半导体存储器设备中自定时实时数据传送方法，该方法其特征在于包括从控制数据传输的外部控制器接收激励；并执行数据传输，该数据传输内部地与串行时钟同步，并且是在引出指针等于可编程的目标值期间，数据从RAM的一行传送到串行访问存储器之中。2.根据权利要求1的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于激励是数据传送信号的状态转换。3.根据权利要求1的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于所传送的数据包含在行地址比先前串行访问存储器内容大于1的RAM行中。4.根据权利要求1的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于还包括读取已存在于地址输入中的行地址的步骤。5.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于所传送的数据是包含在与该行地址相对应的RAM行中。6.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于激励是当数据传送信号处于允许状态时RAS的状态转换。7.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于可编程的目标值被设置为预先选定值。8.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于执行数据传送的步骤包括将列地址设置为一个预先选定值并向引出指针加载这个列地址。9.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于包括读取已存在于地址输入上的列地址的步骤。10.根据权利要求9的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于可编程的目标值被设置为预先选定值。11.根据权利要求9的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于可编程的目标值被设置为比该列地址小1的值。12.根据权利要求11的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于该列地址为零。13.根据权利要求9的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于读取列地址的步骤的发生是对第一个输入信号状态改变的响应。14.根据权利要求13的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于该第一个输入信号是CAS15.根据权利要求9的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于执行数据传输的步骤包括用列地址加载引出指针。16.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于还包括读取已存在于地址输入中的目标地址的步骤。17.根据权利要求16的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于该可编程目标值被设置为比目标地址小1的值。18.根据权利要求17的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于执行数据传送的步骤包括将列地址设置为一个预先选定值并且用该列地址加载引出指针。19.根据权利要求17的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于该目标值等于零。20.根据权利要求17的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于还包括读取已存在于地址输入中的列地址的步骤。21.根据权利要求20的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于读取列地址的步骤是在响应第一个输入信号状态的改变时发生的。22.根据权利要求21的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于该第一输入信号是CAS23.根据权利要求20的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于执行数据传输的步骤包括用该列地址加载引出指针。24.根据权利要求16的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于读取目标地址的步骤是在第二个输入信号改变状态时发生的。25.根据权利要求24的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于第二个输入信号是一个数据传输信号。26.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于行地址读取是在第三个输入信号改变状态时发生的。27.根据权利要求26的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于该第三个输入信号是RAS。28.根据权利要求4的在视频RAM半导体存储器设备中的自定时实时数据传送方法，其特征在于还包括从串行端口输出该串行访问存储器...

【专利技术属性】
技术研发人员：MD贝斯，RM韦斯特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]