存储器读取装置制造方法及图纸

响应行地址选通信号和列地址选通信号分别向动态ＲＡＭ提供行地址和列地址之后，在行地址选信号下降定时之后对于行地址访问时间段内保持高阻抗状态，然后数据输出给数据总线，在行地址选通信号上升定时之后数据总线的高阻状态迅速被恢复。如果顺序地读取同一行地址的ＲＡＭ的不同列地址，则仅响应行地址选通信号的变化而读取数据并输出到数据总线，并此后即使数据总线的高阻抗状态被迅速恢复，数据值仍被数据总线保持至该动态ＲＡＭ输出该数据。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于从存储器读取数据的技术，适合用于例如动态存储器的数据读出电路的技术。在一般动态存储器的数据读出操作中，存储器读出电路响应两个地址选通信号而提供两次地址信号，这两个选通信号包括行地址选通信号和列地址选通信号。特别是，行地址是通过地址总线与行地址选通信号下降同步提供给存储器的。其次，列地址是与列地址选通下降同步提供的。行地址选择字线方向中一行的存储单元。当列地址被提供并且相应的存储单元被选择时，数据开始向数据总线输出。当列地址选通信号上升时，数据输出停止。存储器设计得使得在数据输出停止之后直到下一数据输出时数据输出端取高阻抗状态。由于这种设计，要求存储器读出电路要在从列地址选通信号下降之后保证数据输出的时间到列地址选通信号上升时的时间的时间段过程中从存储器取装被输出的数据。换言之，设计者并没有刻意在列地址 选通信号上升之后数据非断言期间为存储器读出电路取装数据产生一定时信号。即在传统的存储器系统中，数据在列地址选通信号激活期间是有效的，而为了可靠地接收数据(参见JP-A-56-41575的图2)产生一定时信号是困难的。如果延迟列地址选通信号的上升以便具有较长的数本文档来自技高网...

【技术保护点】
一种存储器读取电路，其特征在于，它包括：与存储器件连接的地址输出器件，用于向该存储器件输出地址；用于向上述地址提供指示信号时标的选通信号的器件；用于从上述存储器件输入数据的器件，该数据输入器件的数据在直到下一数据输出之前的时间段 ，即上述选通信号输出时的断言时间段和上述选通信号没有输出的非断言时间段的整个过程中，都是有效的；以及用于产生数据输入定时信号的数据输入定时器，以便根据上述选通信号从上述存储器件直到下一数据输出之前的上述时间段中输入数据。

【技术特征摘要】
JP 1995-3-13 052822/95;JP 1995-4-19 093867/95;JP 11.一种存储器读取电路，其特征在于，它包括与存储器件连接的地址输出器件，用于向该存储器件输出地址；用于向上述地址提供指示信号时标的选通信号的器件；用于从上述存储器件输入数据的器件，该数据输入器件的数据在直到下一数据输出之前的时间段，即上述选通信号输出时的断言时间段和上述选通信号没有输出的非断言时间段的整个过程中，都是有效的；以及用于产生数据输入定时信号的数据输入定时器，以便根据上述选通信号从上述存储器件直到下一数据输出之前的上述时间段中输入数据。2.根据权利要求1的存储器读取电路，其特征在于上述地址和上述选通信号的定时根据时钟信号切换；以及上述数据输入定时器包括用于在上述时钟信号变化定时处输入上述选通信号电平的器件。3.根据权利要求2的存储器读取电路，其特征在于还包括与上述存储器件连接的数据总线；具有缓冲器用于通过上述数据总线向上述存储器输出数据的数据写电路；以及与上述数据总线连接的预定数据输出器，用于在上述缓冲器引起上述数据总线进入高阻抗状态的时间段中向上述数据总线输出预定数据。4.根据权利要求3的存储器读取电路，其特征在于还包括与上述数据总线连接用于保持电平的电平保持电路，该电平保持电路具有互补连接的p及n通道场效应晶体管以及连接在该场效应晶体管的结点与该两场效应晶体管两个删极之间的反相器。5.根据权利要求4的存储器读取电路，其特征在于上述互补连接的场效应晶体管通过大于由上述场效应晶体管的接通电阻所决定的驱动功率的驱动功率把保持电平反相。6.根据权利要求3的存储器读取电路，其特征在于还包含与上述数据总线连接的电容器。7.根据权利要求1的存储器读取电路，其特征在于上述数据输入器具有用于连接到上述存储器的数据总线，以及连接到上述数据总线用于保持电平的电平保持电路，该电平保持电路具有互补连接的p和n通道场效应晶体管和连接在上述场效应晶体管的结点和该场效应晶体管的两栅极之间的反相器。8.根据权利要求7的存储器读取电路，其特征在于上述互补连接的场效应晶体管通过大于由上述场效应晶体管导通电阻所决定的驱动功率的驱动功率而使保持的电平反相。9.根据权利要求1的存储器读取电路，其特征在于还包括连接到上述数据总线的电容器。10.根据权利要求2的存储器读取电路，其特征在于还包括连接到上述存储器件的数据总线；具有缓冲器件的数据写电路，用于响应写控制信号通过上述数据总线向上述存储器件输出数据；以及连接到上述数据写电路的数据总线稳定电路，用于响应控制上述数据写电路的控制信号把上述数据写电路的数据输送到上述数据总线。11.用于存储器的读出电路，其特征在于包括存储器读取器件，该器件包括用于输出地址的器件，用于输出指示将该地址输入到该存储器件的定时的地址选通信号的器件，以及用于将所输出的数据输入到数据总线上的器件，该数据总线上的数据并不受该地址选通信号的作用而失效；连接到上述存储器读取器件的存储器件，该存储器件在上述被输入的地址选通信号上升或下降定时之处接收上述地址，该存储器件被连接到处于高阻抗状态的上述数据总线上，这种状态直至根据上述接收到的地址从存储在其中的多个存储信息集中选择出一个或多个位为止，该存储器件上述数据总线输出选择出的上述存储信息集，并在上述地址选通信号上升或下降之后停止输出上述选择出的存储信息并...

【专利技术属性】
技术研发人员：石锅岩，齐藤规，片居木孝至，五十岚善信，绿川由希子，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]