【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及对半导体电路供电。更具体地，本专利技术涉及可靠且高效地向半导体芯片电路和芯片封装输送功率。
技术介绍
1、在现有技术中，将电力和信号连接递送到半导体电路的常规方式是通过形成于后段制程(beol)中的连接。
2、在beol中形成有多个金属导电水平层。这些水平层中的一些包含执行特定功能的水平连接。例如，一些水平连接将电力分配给芯片中的器件。其他水平连接可以向器件提供信号、信息、数据和/或控制和从器件提供信号、信息、数据和/或控制。通常，水平连接是保留在配电网络中的层内的导线或连接，例如，大多数水平连接是在典型的半导体电路芯片(芯片)内的一个或者多个水平层内运行的连接。
3、在beol中形成的其他连接是垂直连接，如过孔(例如，硅通孔(tsv))，其垂直地穿过水平连接层以互连不同水平连接层中的水平连接和/或实现其他垂直贯穿连接。
4、通常，外部连接(如c4接合或金属衬垫)放置在芯片外部，并且连接至/通过在beol中形成的水平和/或垂直连接。因此，形成将芯片内的器件的器件电力和/或器件信号连接来连接到芯片外部的外部连接的一个或多个电传导路径。
5、通常，这些器件驻留在芯片内的器件层中。通常，器件层接近beol导电水平层但与beol导电水平层分离。器件可以包括有源器件，诸如晶体管(例如，场效应晶体管(fet)或双极结型晶体管(bjt))，和/或无源部件，如电阻器等。这些器件是在前端制程(feol)所制造的。
6、在beol中进行的连接通常在器件层的一侧(即，芯片的be
7、在前/beol金属化侧，层厚度、连接大小和连接节距可以取决于连接的目的而变化。
8、例如，在一些设计中，主要包含信号、信息、或/和控制互连的层将具有较低节距(更密集地封装)的更精细互连，并且将在结构中处于较低层级，以更靠近器件层中的器件。由于信号/数据/控制电流的低水平，这些信号互连可以更精细而不引起大的电阻操作损耗。
9、较厚/较大的连接分配电力并且通常被放置在beol金属化侧/前侧的上级层中，即，进一步远离器件层。这些电力连接更大，以减少在较高电流负载处可能发生的电力损耗。这些电力分配层具有较低密度的电力互连，因为电力互连在横截面上较大和/或较厚。
10、换言之，较低层级互连(更靠近器件层)通常更精细并且以高密度发生以连接用于信号/数据/信息/控制功能的器件。这些较薄的线和过孔具有更紧密的节距并且主要用于所谓的“局部互连”。
11、在较高层级(在距器件层更远的beol中)，功率连接可行进更长的距离并且携带更高的电流。通常，在这些上部层中包含更大的功率连接，并且更大的连接尺寸减少了由更高电流引起的i2r损耗。与封装密度相比，降低功率损耗对于这些更大的连接更重要。因此，这些上部层较厚并且具有较大的互连节距。(这些较大的互连是所谓的“全局互连”)
12、然而，要注意的是，在一些实施例中，一个或多个“掩埋电源轨(bpr)”或电源连接靠近或位于器件层内，而不是位于远离器件层的较高层级。该局部布置提供靠近器件层的电源/连接。
13、总之，外部电力被连接至外部芯片连接(例如，c4连接和/或金属/导电衬垫)。电力穿过芯片的“前侧”(或beol金属化或beol电力网络)并且分配至器件层中的器件。以类似的方式，信号、数据、信息和控制连接可以通过beol电力网络从外部芯片连接进行到器件信号/数据/信息/控制连接。
14、但是，这种半导体芯片的电力分配存在问题。这些问题随着器件尺寸减小并且变得用连接和其他电路更密集地封装而变得复杂。
15、例如，大功率连接占据芯片的前侧(beol金属化侧)中的大量空间。这种空间增加了信号、信息、数据和/或控制连接(通常被称为“信号连接”)的需要。此外，由于密集的设备封装和设备附近的密集封装的本地互连，对功率连接的路由施加约束。这些约束限制电力连接的路由(并且有时限制信号、数据、信息和控制连接的路由)，并且导致效率较低(例如，较长)的路由与附加的相关联的电力损耗(例如，i2r损耗)和布线复杂度。
16、因此，需要在半导体芯片内更高效的电力连接和/或电力连接路由(和信号连接路由)。例如，芯片内更有效的功率连接将减少功率损耗并减少芯片加热，从而产生更可靠的芯片性能和延长的芯片寿命。
技术实现思路
1、本专利技术公开了半导体芯片的实施例，该半导体芯片具有一个或多个底部外部(电力或接地)连接以及具有一个或多个前侧层的前侧电力网络层。所述前侧层中的一个或多个具有一个或多个前侧电力连接和一个或多个前侧接地连接。所述前侧电力连接中的一个或多个连接至相应的底部外部电力连接中的一个或多个。所述前侧接地连接中的一个或多个被连接到所述底部外部接地连接中的一个或多个。
2、所述芯片具有至少一个器件层。所述器件层具有多个器件。所述器件中的一个或多个具有一个或多个器件电力连接和一个或多个器件接地连接。所述器件层具有器件层前侧和器件层后研磨侧。
3、所述器件层的所述器件层前侧在顶部前侧层之上并且附接到所述顶部前侧层，使得所述前侧电力连接中的一个或多个电连接至所述器件电力连接中的一个或多个，并且所述前侧接地连接中的一个或多个连接至所述器件接地连接中的一个或多个。
4、研磨侧电力网络层具有一个或多个研磨侧层。底部研磨侧层位于所述器件层的所述后研磨侧上方并附接至所述器件层的所述后研磨侧，使得一个或多个研磨侧电力连接电连接至所述器件功率连接中的一个或多个，并且所述研磨侧接地连接中的一个或多个电连接至所述器件接地连接中的一个或多个。导电路径是从所述器件电例/接地连接，穿过所述研磨侧电力网络层，并且分别到达所述芯片顶部上的顶部外部电源和接地连接形成的。
5、因而，所述器件电力连接中的一个或多个连接到所述底部外部电力连接中的一个，所述器件电力连接中的一个或多个连接到所述顶部外部电力连接中的一个，所述器件接地连接中的一个或多个连接到所述底部外部接地连接中的至少一个和所述顶部外部接地连接中的至少一个。这为器件层提供了来自芯片的器件层的顶部/后部和底部/前部的双电力/接地馈电/分配。在一些实施例中，信号连接(器件信号、信息、数据和/或控制连接)还可以从器件通过前侧电力网络层和研磨侧电力网络层两者路由到芯片的对应的底部外部和顶部外部信号连接。
6、公开了具有各种外部导管的替换实施例以及制造不同芯片实施例和一个或多个芯片的模块的方法。
本文档来自技高网...【技术保护点】
1.一种半导体芯片，包括：
2.根据权利要求1所述的半导体芯片，其中，所述前侧电力网络层包含多个前侧信号连接，所述所述信号连接中的一个或多个连接至所述器件中的一个或多个上的器件信号连接。
3.根据权利要求1所述的半导体芯片，其中，所述研磨侧电力网络层包含多个研磨信号连接，所述信号连接中的一个或多个连接至所述器件中的一个或多个上的器件信号连接。
4.根据权利要求1所述的半导体芯片，进一步包括一个或多个贯通电力过孔，每个所述贯通电力过孔具有顶部电力过孔端部和底部电力过孔端部，其中，所述贯通电力过孔底部电力过孔端部中的一个或多个电连接至所述前侧电力连接中的一个或多个，并且所述贯通电力过孔顶部电力过孔端部中的一个或多个分别地电连接至所述研磨侧电力连接中的一个或多个，使得所述前侧电力连接中的一个或多个与所述研磨侧电力连接中的一个或多个电连接。
5.根据权利要求1所述的半导体芯片，其中，所述底部外部连接是以下中的一个或多个：C4和导电衬垫。
6.根据权利要求1所述的半导体芯片，其中，所述顶部外部连接是以下中的一个或多个：C4、导电衬
7.一种芯片模块，包括：
8.根据权利要求7所述的模块，其中，所述衬底进一步包括一个或多个衬底接地连接和一个或多个衬底信号连接。
9.根据权利要求7所述的模块，其中，所述衬底电力连接中的一个或多个被连接至所述顶部外部电力连接中的一个或多个。
10.根据权利要求9所述的模块，其中，所述衬底电力连接中的一个或多个通过线接合而连接至所述顶部外部连接中的一个或多个。
11.根据权利要求9所述的模块，其中，所述衬底电力连接中的一个或多个通过一个或多个外部电力分配导管而连接至所述顶部外部连接中的一个或多个。
12.根据权利要求11所述的模块，其中，所述外部电力分配导管中的一个或多个是侧导电竖直列。
13.根据权利要求12所述的模块，进一步包括顶部外部电力分配导管，所述顶部外部电力分配导管包含一个或多个顶部导管内部连接，所述顶部导管内部连接中的一个或多个连接至所述顶部外部电力连接中的一个或多个以及所述竖直列中的一个或多个。
14.根据权利要求12所述的模块，其中，所述侧竖直列是下列中的一个或多个：金属柱、铜柱和包含一个或多个外部电力硅通孔(外部电力TSV)的半导体柱。
15.根据权利要求12所述的模块，其中，所述侧竖直列中的一个或多个包括所述芯片的三个或更多个侧。
16.根据权利要求7所述的模块，其中，所述衬底由以下之一制成：层压体、半导体、具有多层的层压体、树脂、以及塑料。
17.一种制造半导体芯片的方法，包括以下步骤：
18.根据权利要求17所述的方法，进一步包括以下步骤：
19.根据权利要求17所述的方法，进一步包括以下步骤：
20.根据权利要求19所述的方法，进一步包括以下步骤：
...【技术特征摘要】
【国外来华专利技术】
1.一种半导体芯片，包括：
2.根据权利要求1所述的半导体芯片，其中，所述前侧电力网络层包含多个前侧信号连接，所述所述信号连接中的一个或多个连接至所述器件中的一个或多个上的器件信号连接。
3.根据权利要求1所述的半导体芯片，其中，所述研磨侧电力网络层包含多个研磨信号连接，所述信号连接中的一个或多个连接至所述器件中的一个或多个上的器件信号连接。
4.根据权利要求1所述的半导体芯片，进一步包括一个或多个贯通电力过孔，每个所述贯通电力过孔具有顶部电力过孔端部和底部电力过孔端部，其中，所述贯通电力过孔底部电力过孔端部中的一个或多个电连接至所述前侧电力连接中的一个或多个，并且所述贯通电力过孔顶部电力过孔端部中的一个或多个分别地电连接至所述研磨侧电力连接中的一个或多个，使得所述前侧电力连接中的一个或多个与所述研磨侧电力连接中的一个或多个电连接。
5.根据权利要求1所述的半导体芯片，其中，所述底部外部连接是以下中的一个或多个：c4和导电衬垫。
6.根据权利要求1所述的半导体芯片，其中，所述顶部外部连接是以下中的一个或多个：c4、导电衬垫、以及在绝缘层中电绝缘的导电衬垫。
7.一种芯片模块，包括：
8.根据权利要求7所述的模块，其中，所述衬底进一步包括一个或多个衬底接地连接和一个或多个衬底信号连接。
9.根据权利要求7所述的模块，其中，所述衬底电力连接中的一个或多个被连接至所述顶部外部电力连接中的一...
【专利技术属性】
技术研发人员：M·G·法鲁克，佐久间克幸，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。