存储电路中写周期后互补数据线的快速电压均衡制造技术

一种用来在写周期后快速均衡存储电路中互补数据线的一种方法和电路。为了达到快速均衡，本发明专利技术的电路分开控制与数据线耦合的上拉和下拉晶体管的导通／截止时间。在包含了一个位于数据线之间的均衡晶体管的实施例中，耦合到高数据线上的上拉晶体管在写周期后被瞬时截止，以允许高数据线上的电压一直降到正在复原的低数据线上的电压，以缩减均衡延迟。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及集成电路存储器，特别涉及一种方法和电路，用于写周期后互补数据线的快速均衡。在动态和静态随机存取存储电路中，存储器读操作依赖于感测一对互补的输入/输出(I/O)数据线上一个很小的差动电压的能力。为使从存储单元选择到差分信号发生器的读存取时间缩至最短，数据线在单元选择之前必须被均衡。当一次读操作在I/O数据线上导致一个典型为几百毫伏的差动电压时，一次写操作导致一个全逻辑电平差动电压(即3至5伏的电源供电电压)。因为在写操作情况下I/O数据线上的差动电压比较大，所以，与读周期之后I/O数据线的均衡所需时间相比，写周期之后I/O数据线的均衡需要较长的时间。这样，当在写周期之后马上执行一次读周期时，存储电路的操作就会减慢下来。考虑一下附图说明图1所示的典型的动态随机存取存储器(DRAM)的I/O数据通路。存储单元100位于由字(或行)线102和位(或列)线104构成的平面上。为了读出给定的存储单元100中的内容，存储电路接收与所述存储单元的位置相应的地址信息。依据对地址信息的解码，选择连接在该单元上的字线并且该存储单元被访问。在这时，存储单元100中的电荷存储元件106本文档来自技高网...

【技术保护点】
数据线的快速电压均衡一个存储电路中的数据线控制电路，包括：一个第一参考电压；一个第二参考电压；一个第一数据线；一个第二数据线；与所说第一数据线耦合的第一晶体管，用来耦合所说第一数据线到所说第一参考电压；与所说第一 数据线耦合的一个第二晶体管，用来耦合所说第一数据线到所说第二参考电压；与所说第二数据线耦合的第三晶体管，用来耦合第二数据线到所说第一参考电压；与所说第二数据线耦合的第四晶体管，用来耦合所说第二数据线到所说第二参考电压的；耦合所述 第一数据线到所述第二数据线的均衡晶体管；以及具有四个分别与所述第一、第二、第三和...

【技术特征摘要】
US 1994-8-26 08/297,723;US 1995-5-9 08/438,148数据线的快速电压均衡1.一个存储电路中的数据线控制电路，包括一个第一参考电压；一个第二参考电压；一个第一数据线；一个第二数据线；与所说第一数据线耦合的第一晶体管，用来耦合所说第一数据线到所说第一参考电压；与所说第一数据线耦合的一个第二晶体管，用来耦合所说第一数据线到所说第二参考电压；与所说第二数据线耦合的第三晶体管，用来耦合第二数据线到所说第一参考电压；与所说第二数据线耦合的第四晶体管，用来耦合所说第二数据线到所说第二参考电压的；耦合所述第一数据线到所述第二数据线的均衡晶体管；以及具有四个分别与所述第一、第二、第三和第四晶体管的控制端耦合的输出端的写电路。其特征在于在写周期中根据写数据，均衡晶体管是截止的并且写电路导通第二晶体管以将第一数据线的电压拉至第二参考电压。其进一步特征在于在写周期第一数据线的初始复原期间，第一晶体管和均衡晶体管是导通的，第二晶体管和第三晶是截止的。2.如权利要求1所述的数据线控制电路，其特征在于在写周期期间，写电路截止第三晶体管。3.如权利要求1所述的数据线控制电路，其特征在于在写周期之后，写电路立即瞬时截止第三晶体管。4.如权利要求1所述的数据线控制电路，其特征在于在写周期复原期间，写电路在第一和第二数据线基本达到相同电压电平的时刻导通第三晶体管。5.如权利要求1所述的数据线控制电路，其特征在于在初始写周期初始复原期间，写电路瞬时导通第四晶体管。6.在一个存储电路中，一个数据线控制电路，包括一个第一参考电压；一个第二参考电压；一个第一数据线；一个第二数据线；与第一数据线耦合的，用来耦合第一数据线到第一参考电压的第一晶体管；与第一数据线耦合的，用来耦合第一数据线到第二参考电压的第二晶体管；与第二数据线耦合的，用来耦合第二数据线到第一参考电压的第三晶体管；与第二数据线耦合的，用来耦合第二数据线到第二参考电压的第四晶体管；以及具有四个分别与所述第一、第二、第三和第四晶体管的控制端耦合的输出端的写电路；其特征在于在写周期中根据写数据，写电路导通第二晶体管以将第一数据线电压拉向第二参考电压，并且其进一步特征在于在写周期初始复原期间，第二晶体管是截止的，第一晶体管是导通的，并且第四晶体管瞬时导通。7.如权利要求6所述的数据线控制电路，其特征在于在写周期复原期间，写电路在第一和第二数据线基本达到相同电压电平的时刻截止第四晶体管。8.在包括通过第一和第二晶体管分别与第一和第二参考电压耦合的第一数据线，通过第三和第四晶体管分别与第一和第二参考电压耦合的第二数据线，以及耦合第一和第二数据线的均衡晶体管的存储电路中，其中在写周期期间，第二晶体管导通以将第一数据线电压拉至第二参考电压，一种用来在写周期后均衡第一和第二数据线上的电压电平的方法，其步骤包括(a)在写周期期间或写周期后立即进行的复原期间，截止第三晶体管以解除第一参考电压和第二数据线的耦合；(b)在写周期后立即进行的初始复原期间，导通第一晶体管；(c)导通均衡晶体管以允许第一和第二数据线间的电荷共享；以及(d)在第一和第二数据线基本上为同一电压电平时，导通第二晶体管。9.如权利要求8所述的方法，其特征在于在写周期初始复原期间，瞬时导通第四晶体管以使第二数据线的电压电平更接近于第二参考...

【专利技术属性】
技术研发人员：罗伯特J普罗斯汀，
申请(专利权)人：汤森汤森及克鲁法律事务所，
类型：发明
国别省市：US[美国]