【技术实现步骤摘要】
本专利技术涉及一种减少半导体时钟同步静态RAM功耗的技术。图7示出了一种具有传统结构形式的半导体时钟同步静态RAM(以下称为“SRAM”)的部分电路图，为简单起见，图7只画出了两条字线WORD0和WORD1，以及两对位线(BIT00，BIT01)和(BIT10，BIT11)。进一步，也是为简单起见，图7为每条字线和每对位线也只画出了两个存储单元。即MC00，MC01，MC10和MC11，实际上每条字线和每组位线上可放置有许多存储单元。每个存储单元MCij(i0，1；j0，1)是由六个晶体管组成，即作为负载管的PMOS晶体管PMij0，PMij1，作为开关管的NMOS晶体管NAij0，Nij1，和作为驱动管的NMOS晶体管NDij0，NDij1。在图7中，为说明简单起见，只在存储单元MC00中标注了晶体管名和节点名。电源电平VDD加在PMOS管PMij0，PMij1的源上，地电平GND加在NMOS晶体管NDij0，NDij1的源上。负载管PMij0的栅，驱动管NDij0的栅，负载管PMij1的漏和驱动管NDij1的漏极共同连结在节点Aij上。负载管PMij1的...
【技术保护点】
一种半导体存储器，包括：（ａ）大量安排于行列组成的矩阵中的存储单元，某条字线的选中将决定一条一个存储单元所属行的有效，某对位线对的选中将决定一条所述一个存储单元所属列的有效，位线对的选中否是由互异有效的初始列选信号决定，每一所述存储单元 包括：（ａ－１）接收互反逻辑的第一信息保持节点和第二信保持节点；（ａ－２）一个电源输入端；（ａ－３）一个第一开关，它将根据所述每一存储单元所属的相关行的字线的选中与否来决定所述位线对中第一位线与所述第一信息保持节点之间导通与否； （ａ－４）一个第二开关，它将根据所述字线选中与否来决定所述位线对中第二位线与所述第二...
【技术特征摘要】
JP 1995-10-24 275245/951.一种半导体存储器，包括(a)大量安排于行列组成的矩阵中的存储单元，某条字线的选中将决定一条一个存储单元所属行的有效，某对位线对的选中将决定一条所述一个存储单元所属列的有效，位线对的选中否是由互异有效的初始列选信号决定。每一所述存储单元包括(a-1)接收互反逻辑的第一信息保持节点和第二信保持节点；(a-2)一个电源输入端；(a-3)一个第一开关，它将根据所述每一存储单元所属的相关行的字线的选中与否来决定所述位线对中第一位线与所述第一信息保持节点之间导通与否；(a-4)一个第二开关，它将根据所述字线选中与否来决定所述位线对中第二位线与所述第二信息保持节点之间导通与否；(a-5)一第一负载，一端连接到第二信息保持节点上，另一端用于接收第一电位；(a-6)一第二负载，一端连接到第一信息保持节点上，另一端用于接收第一电位；(a-7)一第一驱动管，栅极连接到所述第一信息保持节点上，漏极连接到所述第二信息保持节点上，源极连接到电源输入端；以及(a-8)一第二驱动管，栅极连接到所述第二信息保持节点上，漏极连接到所述第一信息保持节点，源极连接到电源输入端；(b)分别位于所述相应列上的节能电路，每一电路包括(b-1)一个接收对应于所述相关列的相关初始列选信号的输入端；以及(b-2)一个输出端，当所述相关初始列选信号有效时，输出端输出第二电位到属于所述相关列的存储单元的电源输入端，此第二电位不同于第一电位，当所述相关初始列选信号无效时，此输出端输出第三电位到属于所述相关列的存储单元的电源输入端，第三电位介于所述第一电位和第二电位之间；(c)一个灵敏放大器；以及(d)分别位于对应所述列的位线连接装置，接收对应于所述相关列的所述初始列选信号和时钟信号，并且仅当两信号都有效时，连接灵敏放大器到位线对上去，这里，当所述第一和第二开关都不导通时，位线预充到所述第一电位。2.权利要求1中所述的半导体存储器，其特征是所述的第一开关是指第一开关管，其栅连接到所述一字线上，包括两个电极的一电极对，一极连接到所述第一位线上，另一极连接到所述第一信息保持节点上，以及所述的第二开关是指第二开关管，其栅连接到所述一字线上，包括两个电极的电极对，一极连接到所述第二位线上，另一极连接到所述第二信息保持节点上。3.权利要求1中所述的半导体存储器，其特征是所述第一负载是指与所述第一驱动管和所述第一开关管有相反导电特性的第一负载管，以及所述的第一负载管的漏连接到所述第二信息保持节点，其源用于接收所述第一电位，栅连接到所述第一信息保持节点，以及所述第二负载是指与所述第二驱动管和所述第二开关管有相反导电特性的第二负载管，以及所述第二负载管的漏连接到所述第一信息保持节点，其源连接到所述第一电位，栅连接到第二信息保持节点。4.权利要求1中所述的半导体存储器，其特征是所述第二电位加到所述第一驱动管和所述第二驱动管的背栅上。5.权利要求1中所述的半导体存储器，每一所述节能电路包括(b-3)第一开关，其一端用于接收第二电位，另一端连接到所述节能电路的所述输出端，当所述相关初始列选信号有效时，所述第一开关的所述一端和所述另一端之间导通；以及(b-4)第二开关，一端连接到第三电位上，另一端连接到所述节能电路的所述输出端，当所述相关初始列选信号有效时，所述第二开关的所述一端和所述另一端之间导通。6.权利要求5中所述的半导体存储器，其特征是每一所述节能电路包括(b-5)一反相器，其输入端连接到所述节能电路的所述输入端，其输出端反相并输出加到所述反相器输入端的逻辑，每一所述节能电路的所述第一开关是第一晶体管，其控制电极连接到所述节能电路的输入端，第一电极连接到所述节能电路的输出端，第二电极接收所述第二电位，以及，每一所述节能电路的所述第二开关是一个第二晶体管，其控制电极连接到所述反相器的输出端，第一电极连接到所述节能电路的输出端，第二电极用于接收所述第三电位。7.权利要求5中所述半导体存储器，进一步包括(e)大量的MOS管，串联在所述节能电路中所述第二开关的所述另一端与接收所述第二电位的电位点之间，其特征是每一所述MOS管中的栅漏连接在一起。8.权利要求7中所述的半导体存储器，进一步包括(f)分别位于相应所述列上的连接线，每条都有寄生电容，每一条都连接在所述相关节能电路的输出端与属于相关所述列的所有存储单元的电源输入端之间。9.一种半导体存储器，包括(a)大量的存储单元，分布在行列构成的矩阵中，当大量字线中的一行被选定时，那么所述存储单元中的一个所属的所述行中的一...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。