【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体存储器单元、阵列、体系结构和器件、以及用于控制和/或操作这种单元和器件的技术；具体而言，在一个方面涉及一种半导体动态随机存取存储器(“DRAM”)单元、阵列、体系结构和/或器件，其中存储器单元包括其中存储有电荷的电浮体。
技术介绍
有许多不同类型和/或形式的DRAM单元，例如包括由存取晶体管和电容器组成的半导体存储器单元，其存储有表示双稳存储器状态的电荷。存取晶体管用作开关，用于控制电容器的充电和放电以及对电容器的逻辑状态的读取和写入(即对电容器充电或放电)。尽管可采用一晶体管-一电容器的存储器单元的DRAM器件，实现显著的集成密度，然而这样的器件趋向于在存储器单元的尺寸上受到限制或约束。就此而言，常规技术采用了堆叠和/或沟槽电容器途径，从而电容器被部分地设置在存取晶体管之上或之下。另外，采用一晶体管-一电容器存储器单元的DRAM器件趋向于使用与用于逻辑器件(例如微处理器)的制造过程不同和/或不兼容的制造过程来制造。结果，将一晶体管-一电容器存储器单元集成到逻辑器件中常常是复杂且昂贵的。另一种类型的动态随机存取存储器单元被描述和图示于题...
【技术保护点】
一种半导体动态随机存取存储器单元，用于存储第一数据状态和第二数据状态，该存储器单元包括：第一和第二晶体管，其中每个晶体管包括：源区；漏区；体区，设置于源区和漏区之间且与之相邻，其中体区是电浮置的；以及 栅极，其与体区间隔开且电容耦合于体区；其中每个晶体管包括表示体区中第一电荷的第一状态和表示体区中第二电荷的第二数据状态，以及其中存储器单元：（１）在第一晶体管处于第一状态且第二晶体管处于第二状态时处于第一数据状态；以及（２） 在第一晶体管处于第二状态且第二晶体管处于第一...
【技术特征摘要】
【国外来华专利技术】US 2003-5-13 60/470,385;US 2004-4-22 10/829,8771.一种半导体动态随机存取存储器单元，用于存储第一数据状态和第二数据状态，该存储器单元包括第一和第二晶体管，其中每个晶体管包括源区；漏区；体区，设置于源区和漏区之间且与之相邻，其中体区是电浮置的；以及栅极，其与体区间隔开且电容耦合于体区；其中每个晶体管包括表示体区中第一电荷的第一状态和表示体区中第二电荷的第二数据状态，以及其中存储器单元(1)在第一晶体管处于第一状态且第二晶体管处于第二状态时处于第一数据状态；以及(2)在第一晶体管处于第二状态且第二晶体管处于第一状态时处于第二数据状态。2.权利要求1的半导体动态随机存取存储器单元，其中存储器单元包括两个输出，其包括连接到第一晶体管漏区的第一输出和连接到第二晶体管漏区的第二输出。3.权利要求2的半导体动态随机存取存储器单元，其中第一晶体管的栅极连接到第二晶体管的栅极。4.权利要求3的半导体动态随机存取存储器单元，其中第一晶体管的源区和第二晶体管的源区是相同区。5.权利要求1的半导体动态随机存取存储器单元，其中存储器单元是通过施加第一控制信号到第一晶体管的栅极、且施加第二控制信号到第二晶体管的栅极而编程至第一数据状态，其中第一和第二控制信号包括不同的电压幅度。6.权利要求1的半导体动态随机存取存储器单元，其中存储器单元包括两个输出，其包括连接到第一晶体管源区的第一输出和连接到第二晶体管源区的第二输出。7.权利要求6的半导体动态随机存取存储器单元，其中第一晶体管的漏区和第二晶体管的漏区是相同区。8.一种半导体存储器阵列，包括多个半导体动态随机存取存储器单元，以行和列的矩阵来排列，每个半导体动态随机存取存储器单元包括第一和第二晶体管，其中每个晶体管包括源区；漏区；体区，设置于源区和漏区之间且与之相邻，其中体区是电浮置的；以及栅极，与体区间隔开且电容耦合于体区；其中每个晶体管包括表示体区中第一电荷的第一状态和表示体区中第二电荷的第二数据状态；以及其中每个存储器单元(1)在其第一晶体管处于第一状态且其第二晶体管处于第二状态时处于第一数据状态，以及(2)在其第一晶体管处于第二状态且其第二晶体管处于第一状态时处于第二数据状态。9.权利要求8的半导体存储器阵列，还包括比较器，其具有多个输入，用以感测多个半导体动态随机存取存储器单元的半导体动态随机存取存储器单元的第一和第二晶体管的状态，其中比较器的第一输入选择性地耦合于半导体动态随机存取存储器单元的第一晶体管，比较器的第二输入选择性地耦合于半导体动态随机存取存储器单元的第...
【专利技术属性】
技术研发人员：理查德费兰特，谢尔盖奥克霍宁，埃里克卡曼，米克尔布龙，
申请(专利权)人：矽利康创新ISi有限公司，
类型：发明
国别省市：CH[瑞士]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。