具有安全行锁定保护的嵌入式存储器制造技术

一种具有非易失性存储器元件的存储器阵列的存储器设备，还包括可编程为锁定状态的安全位的一个或多个安全行（６５）（或列７５）。外部存储器存取请求首先通过读取相应的安全位来处理。如果所请求的行（６５）或列（７５）锁定，则返回缺省０值。只有解锁位置的外部请求以及所有内部存取请求，才返回真正的存储器（１９）内容。安全位可被擦除（解锁），但同时锁定行或列的受保护内容也被擦除。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体存储器设备，尤其涉及具有防止对存储器内容的未经授权访问的安全特性的半导体存储器。
技术介绍
诸如非易失性存储器等的半导体存储器设备通常包括嵌入式存储器，诸如闪存微控制器中的代码存储器，它们可包含不是任何人、特别是竞争对手可访问的专用程序。这些嵌入式存储器需要允许用户对存储器内容进行编程、校验存储器内容、然后禁止再次从外部读取存储器的安全特性。保护嵌入式存储器的内容的一些现有技术方法包括使用锁定位(lockbit)特性，该特性防止嵌入式存储器(下文中称为“存储器”)可在锁定后才嵌入的设备外部读取。锁定位是一类可编程的非易失性存储器元件，该元素在编程后或“熔化”后防止存储器的外部READ(读取)操作。因为使用了非易失性元件，它可对应于存储器的锁定和解锁再次写入和删除。在存储器安全特性中需要具有锁定/解锁能力，以便于增加制造的可测试性和成品率，并允许终端用户重新使用和重新编程。目前，解锁设备的一种通用方法通常会涉及CHIPERASE命令的使用，该命令首先擦除任何专用存储器内容，然后擦除锁定位熔丝。这样，用户只可在已完全擦除先前的存储器内容之后才能进入存储器内容空间。然而，已经发现出于各种原因该方法易于受黑客攻击并失效。授予Kasai等人的美国专利No.6,229,731、授予Nasu的美国专利No.6,088,262、以及授予Gusken的美国专利No.6,026,016公开了具有易于保护非易失性存储器阵列的读取保护电路的半导体设备。然而，在这些现有技术的半导体阵列的每一个中，读取保护电路都位于主存储器阵列之外。这不会允许锁定位或保护电路的擦除/解锁动作与存储器阵列的擦除动作相匹配，从而如果锁定位在擦除存储器内容之前解锁，则可允许访问存储器内容空间。本专利技术的一个目的是提供具有防止锁定位失效的存储器保护结构和算法的半导体存储器，并确保甚至在锁定位失效时也不能读取存储器内容。本专利技术的另一个目的是提供作为存储器阵列的一部分的存储器保护结构，使擦除动作得以匹配。
技术实现思路
以上目的已通过具有以在其中添加一个或多个安全行而构建的存储器阵列的半导体存储器设备实现。该安全行包括与存储器阵列其它部分中的非易失性存储器元件相似或相同的非易失性存储器元件。与存储器阵列中的每一个其它存储器元件一样，安全行中的每个元件都与存储器阵列的位线列(“位线”)相连。此外，在安全行中还有不与存储器阵列的位线相连、但与附加的安全位线列(“安全位线”)相连的额外存储器元件(“锁定位单元”或“锁定位”)。在一示例性实施例中，安全行中的各个元件可被编程为解锁状态，其中这些元件在选定安全行时不导电，因此对位线或安全位线没有影响，从而对读取内部嵌入式存储器元件的内容的能力没有影响。或者，安全行元件可被编程为锁定状态，其中安全行元件在选定安全行的任何时间导电。对于与位线相连的安全行元件，选择安全行使全部I/O读出放大器(“读放器”)输出总是得到检测，并且不管并发选定的存储器阵列行的真实存储器内容是什么都输出逻辑零(“0”)值。对于与安全位线相连的安全行元件，选择安全行使锁定位读出放大器(“锁定位读放器”)总是得到检测，并输出对应于锁定位LOCK(锁定)状态的逻辑零(“0”)值。逻辑电路使安全行因外部存储器读取请求而选定。选择与所请求存储器行平行的安全行确保在锁定模式时外部存储器访问将返回无效的零数据。逻辑电路使安全行对于内部读取请求而取消选定。安全行的取消选定确保内部存储器访问将返回无效的非零数据，从而微处理器上的其它电路可使用该数据。除了响应存储器访问请求选择安全行之外，逻辑电路还使安全行可在其它适当时间选定，使得锁定位读放器的输出可被采样和锁存。锁定位读放器的输出确定对应于LOCK或UNLOCK(解锁)状态是写入还是擦除锁定位单元。然后锁定位单元的状态用来一起允许或禁止外部存储器的读取和写入请求。通过因LOCK状态禁止所有的外部存储器读取和写入请求，甚至可实现更高层次的嵌入式存储器安全。使安全行与位线元件、安全位线元件或两者的组合相结合，可增加嵌入式存储器安全的总体层次，并降低黑客得以获得访问嵌入式存储器数据内容的能力。为了解锁和重新使用锁定设备，安全行可通过单一或多芯片擦除编程模式中的CHIPERASE命令来擦除成解锁状态。CHIPERASE命令擦除和/或消除嵌入式存储器的数据内容。因为存储器元件、逻辑、和编程电路与存储器阵列中的安全行和和其它存储器元件相似或相同，并且因为安全行位于其它存储器阵列元件之中，所以可确保在芯片擦除周期期间可用与其它嵌入式存储器元件相同的方式并在相同的时间擦除该安全行。为了进一步确保存储器阵列在擦除安全行元件之前擦除，CHIPERASE命令分两个或多个步骤执行。例如，第一个步骤由擦除阵列中除安全行内那些存储器元件之外的所有存储器元件组成。后续步骤擦除阵列中所有存储器元件，包括安全行中的部分或全部存储器元件。该后续步骤确保仅在先前已擦除和消除了嵌入式存储器元件的受保护内容之后才擦除和解锁安全行。相反，仅可在安全行存储器元件已经擦除之后，即在已经擦除嵌入式存储器内容之后时，才可访问嵌入式存储器元件。不会发生这样的情形当安全行存储器元件已擦除/解锁时，原始的嵌入式存储器内容尚未擦除且是完整和可读的。不管所使用的是什么黑客技术，存储器内容都将得到保护不可读取，直到存储器阵列元件和安全行都已擦除。附图说明图1是示出本专利技术的半导体存储器阵列结构的一个实施例的电路框图。具体实施例方式参看图1，示出结合了本专利技术一示例性实施例的半导体存储器。该图1所示的半导体存储器元件的电可擦除的和可编程的非易失性存储器单元(EEPROM)，但本专利技术可由本领域技术人员实现为其它类型的非易失性存储器单元，比如闪存单元。在图1的EEPROM阵列中，每个浮栅晶体管10都与存取晶体管12配成一对，形成存储器单元19，其中存取晶体管12的源极与浮栅晶体管10的漏极相连。每个存储器单元都被排列在存储器阵列结构中，其中各条位线16和字线20排列成如图1所示的阵列。存取晶体管12的漏极接入同一列66中所有存取晶体管12的漏极所公用的位线16。位线列锁存24与位线16的一端相连，而位线选择晶体管28与另一端相连。存取晶体管12的栅极与同一行中所有存取晶体管所公用的字线20相连。行解码器50与存储器阵列的每个字行20相连，并选择要写入、擦除、或读取的存储器单元19的适当字线。每一行中的浮栅晶体管10通常都细分成页面、字、或字节大小的多个组，且每个组中浮栅晶体管10的栅极与字选择晶体管14的源极相连。字选择晶体管的栅极与字线20相连。字选择晶体管14的漏极在读取期间与向存储器单元提供稳定基准电压的Vref线18相连，或者在擦除期间与Vpp相连，或者在写入期间与Vss相连。Vref线18的一端与Vref列锁26相连，而另一端与受列地址解码器44控制的晶体管30相连。位线选择晶体管28用来从列解码器44接收指令，以选择适当的位线与要被编程、读取或擦除的存储器单元19相连。读出放大器36包括在读取操作期间当位线选择晶体管由列解码器44选择时、以及当存取晶体管12由行解码器50选择时，用来检测与位线16相连的存储器单元19的状态的电路。EEPROM单本文档来自技高网...

【技术保护点】
一种半导体存储器，包括：第一存储器元件阵列，包括：与所述阵列中元件的相应列耦合的位线，以及与所述阵列中元件的相应行耦合的字线，每个第一存储器元件都保存数据，所述阵列还包括与相应安全字线耦合的第二存储器元件的安全行，每个第二存储器元件都与第一存储器元件阵列的位线耦合，所述第二存储器元件被编程为第一操作模式以允许所述第一存储器元件中的数据被读取，所述第二存储器元件被以第二操作模式编程以防止所述第一存储器元件中的数据被读取；以及用于选择所述安全行以第一操作模式或第二操作模式操作的装置。

【技术特征摘要】
【国外来华专利技术】US 2003-11-21 10/718,7481.一种半导体存储器，包括第一存储器元件阵列，包括与所述阵列中元件的相应列耦合的位线，以及与所述阵列中元件的相应行耦合的字线，每个第一存储器元件都保存数据，所述阵列还包括与相应安全字线耦合的第二存储器元件的安全行，每个第二存储器元件都与第一存储器元件阵列的位线耦合，所述第二存储器元件被编程为第一操作模式以允许所述第一存储器元件中的数据被读取，所述第二存储器元件被以第二操作模式编程以防止所述第一存储器元件中的数据被读取；以及用于选择所述安全行以第一操作模式或第二操作模式操作的装置。2.如权利要求1所述的半导体存储器，其特征在于，所述安全行在请求外部读取命令时被选定进行读取，在请求内部读取命令时被取消选定。3.如权利要求1所述的半导体存储器，其特征在于，所述第二操作模式包括响应于所述存储器的外部读取请求返回缺省零值。4.如权利要求1所述的半导体存储器，其特征在于，所述选择装置包括一芯片擦除命令，以将所述第二存储器元件编程为以所述第一操作模式进行操作。5.如权利要求1所述的半导体存储器，其特征在于，所述选择装置包括一写入锁定位命令，以将所述第二存储器元件编程为以所述第二操作模式进行操作。6.如权利要求1所述的半导体存储器，还包括与相应安全位线耦合的第三存储器元件的安全行，每个第三存储器元件都与第二存储器元...

【专利技术属性】
技术研发人员：D柯里，
申请(专利权)人：爱特梅尔股份有限公司，
类型：发明
国别省市：US[]