三电平非易失性半导体存储器件和相关操作方法技术

一种非易失性半导体存储器件，包括：　　　　存储器阵列，包括分别连接到第一偶位线和第一奇位线的非易失性存储单元的第一偶串和奇串、分别连接到第二偶位线和第二奇位线的非易失性存储单元的第二偶串和奇串，其中，第一偶位线和第一奇位线在编程和读取操作期间选择性地连接到第一公共位线，并且其中，第二偶位线和第二奇位线在编程和读取操作期间选择性地连接到第二公共位线；　　　　页缓冲器，通过第一和第二公共位线而耦合到存储器阵列，并且被配置为驱动第一和第二公共位线，以将第一到第三位映射到形成对的第一和第二存储单元的阈值电压分布的电平；以及　　　　行译码器，被配置为控制存储器阵列的所选择的存储单元的字线；　　　　其中，形成对的第一和第二存储单元连接到相同字线，并且分别被布置在第一和第二偶串中，或分别布置在第一和第二奇串中。

【技术实现步骤摘要】

本专利技术的实施例总体涉及半导体存储器件。更具体地，本专利技术的实施例涉及具有三电平(level)存储单元的非易失性半导体存储器件、以及操作该非易失性半导体存储器件的方法。本申请要求2006年2月1日提交的韩国专利申请No.10-2006-9631的优先权，通过引用其全文并入其主题。
技术介绍
非易失性半导体存储器件即使在从外部电源断开时也保持所存储的数据。因此，这些类型的存储器件是在诸如便携式电子设备之类的、电力有限或电力会切断的电子设备中提供长期数据存储的尤其受欢迎的方式。存在广泛种类的非易失性存储器件，例如包括铁电随机存取存储器(FRAM)、非易失性随机存取存储器(NRAM)、可擦可编程只读存储器(EPROM)、以及电可擦可编程只读存储器(EEPROM)，仅举几个例子。然而，非易失性存储器的一种尤其受欢迎的形式是闪存。闪存是一种EEPROM，其中每个存储单元由单个金属氧化物半导体(MOS)晶体管形成。图1示出典型的闪存单元的示例。参考图1，闪存单元MC包括在半导体衬底上形成的源极“S”和漏极“D”。在源极S和漏极D之间形成电流路径。存储单元MC还包括在半导体衬底上形成的栅极本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器件，包括：存储器阵列，包括分别连接到第一偶位线和第一奇位线的非易失性存储单元的第一偶串和奇串、分别连接到第二偶位线和第二奇位线的非易失性存储单元的第二偶串和奇串，其中，第一偶位线和第一奇位线在编程和读取操作期间选择性地连接到第一公共位线，并且其中，第二偶位线和第二奇位线在编程和读取操作期间选择性地连接到第二公共位线；页缓冲器，通过第一和第二公共位线而耦合到存储器阵列，并且被配置为驱动第一和第二公共位线，以将第一到第三位映射到形成对的第一和第二存储单元的阈值电压分布的电平；以及行译码器，被配置为控制存储器阵列的所选择的存储单元的字线；其中，形成对的第一和第二存储单元连接到...

【技术特征摘要】
1.一种非易失性半导体存储器件，包括存储器阵列，包括分别连接到第一偶位线和第一奇位线的非易失性存储单元的第一偶串和奇串、分别连接到第二偶位线和第二奇位线的非易失性存储单元的第二偶串和奇串，其中，第一偶位线和第一奇位线在编程和读取操作期间选择性地连接到第一公共位线，并且其中，第二偶位线和第二奇位线在编程和读取操作期间选择性地连接到第二公共位线；页缓冲器，通过第一和第二公共位线而耦合到存储器阵列，并且被配置为驱动第一和第二公共位线，以将第一到第三位映射到形成对的第一和第二存储单元的阈值电压分布的电平；以及行译码器，被配置为控制存储器阵列的所选择的存储单元的字线；其中，形成对的第一和第二存储单元连接到相同字线，并且分别被布置在第一和第二偶串中，或分别布置在第一和第二奇串中。2.如权利要求1所述的非易失性半导体存储器件，其中，所述页缓冲器包括开关，用于控制第一公共位线与第二公共位线之间的连接；第一锁存器块，连接到第一公共位线，并被配置为存储第一锁存数据；以及第二锁存器块，连接到第二公共位线，并被配置为存储第二锁存数据。3.如权利要求2所述的非易失性半导体存储器件，其中所述第一锁存器块包括第一读出端子，响应于第一位线连接信号而连接到第一公共位线；第一锁存器单元，用于存储第一锁存器数据，其中所述第一锁存器单元适用于响应于第一缓冲器选择信号而将数据传送到第一读出端子；第一切换单元，被驱动来响应于第一读出端子的电压电平而切换第一锁存器数据；第一锁存器控制单元，被驱动来设置和重置第一锁存器数据；以及第一转储单元，被驱动来基于第一锁存器数据而对第一读出端子的电压电平进行放电。4.如权利要求3所述的非易失性半导体存储器件，其中所述第一锁存器块还包括第一输出单元，被驱动来将第一锁存器数据输出到内部数据线。5.如权利要求4所述的非易失性半导体存储器件，其中所述第一锁存器块还包括第一预充电单元，被驱动来对所述第一读出端子进行预充电。6.如权利要求5所述的非易失性半导体存储器件，其中所述第一锁存器块还包括第一位线连接单元，用于控制第一公共位线和所述第一读出端子之间的电连接。7.如权利要求3所述的非易失性半导体存储器件，其中所述第二锁存器块包括第二读出端子，响应于第二位线连接信号而连接到第二公共位线；第二锁存器单元，用于存储第二锁存器数据，其中所述第二锁存器能够响应于第二缓冲器选择信号而将数据传送到第二读出端子；第二切换单元，被驱动来响应于第二读出端子的电压电平而切换第二锁存器数据；第二锁存器控制单元，被驱动来设置和重置第二锁存器数据；以及第二转储单元，被驱动来基于第二锁存器数据而对第二读出端子的电压电平进行放电。8.如权利要求7所述的非易失性半导体存储器件，其中所述第二锁存器块还包括第二输出单元，被驱动来将第二锁存器数据输出到内部数据线。9.如权利要求8所述的非易失性半导体存储器件，其中所述第二锁存器块还包括第二预充电单元，被驱动来对第二读出端子进行预充电。10.如权利要求9所述的非易失性半导体存储器件，其中所述第二锁存器块还包括第二位线选择单元，用于控制第二公共位线和第二读出端子之间的电连接。11.如权利要求1所述的非易失性半导体存储器件，其中所述非易失性半导体存储器件是NAND型存储器件。12.如权利要求1所述的非易失性半导体存储器件，其中所述第一和第二存储单元是3电平非易失性存储单元。13.一种操作非易失性半导体存储器件的方法，该非易失性半导体存储器件包括分别连接到第一偶位线和...

【专利技术属性】
技术研发人员：牟炫宣，金镐正，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR