动态地隐藏存储器缺陷的方法及装置制造方法及图纸

一种动态地隐藏存储器缺陷的方法及装置，该存储器含有至少一缺陷存储区；在一实施例中，一存储区占用对照表包含复数个栏位，每一个栏位对应该存储器的一个存储区，在该存储器的初始测试程序中，将缺陷存储区所对应的占用对照表的栏位加以标示，使其被认为已经被占用，因而该缺陷存储区后续不再被使用；在另一实施例中，从一备用暂存器仓库选取假代存储区，每一个假代存储区对应一个缺陷存储器，后续对缺陷存储区的存取被重新指引至其对应的假代存储区。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种存储器，尤其是一种动态地隐藏存储器缺陷的方法及装置(method and apparatus for dynamically hiding memory defect)，本专利技术尤其适用于具有嵌入式存储器(embedded memory)的晶片。
技术介绍
在存储器中的缺陷可能导致系统的误动作(malfunction)及无预警的突然当机(abrupt shutdown without advance warning)，这不但要耗费使用者可观的时间，也可能造成难以弥补的损失。然而，在存储器的制造过程中，总是不可避免地有一定比例以上的存储器发生缺陷，通常地，藉由在晶片制造完成后对存储器立即进行测试，以便发现有缺陷的存储器并将其抛弃，不过，存储器的抛弃导致损失，尤其是存储器的容量不断地被提高而制程技术不断地精进，一个晶片只因为极少数的缺陷便被抛弃殊为可惜。为使具有少数存储器缺陷的晶片仍然能够被使用，而毋须抛弃，冗余架构(redundancy scheme)被用来取代(replace)或修补(repair)受损的存储体。典型地，冗余架构的修补方法包括四套程序测试、分析、修补及再测试，在第一套程序中，籍由对存储器施予一系列的测试信号态样(test signal pattern)以侦测发生存储器失效(failure)的位置，接着的分析程序规划并决定为修补缺陷存储器的冗余存储器的最佳化使用，然后在修补程序中烧断熔丝(fuse)，以定义线路的连接及不连接，最后再重新测试，以确认修补后的晶片正确地运作。使用冗余架构来修补存储器虽然可以减少晶片被抛弃，不过这些额外的电路及熔丝占据可观的晶片面积并使电路及制程变复杂，不但增加成本，也使得晶片变大，而此类修补方法须耗费很长的时间在测试程序及分析程序上，亦增加可观的时间及成本。存储器缺陷的发生导致的问题在具有嵌入式存储器的晶片中更形严重，这是因为具有嵌入式存储器的晶片其电路比单独的(stand-alone)存储器晶片复杂许多，嵌入式存储器由于其周围尚有许多的电路，要对其进行测试具有较高的困难度，使用的测试器(tester)昂贵且测试程序更冗长。许多方案被提出来改善这些缺点，例如，Chan等人在美国专利第5,841,784号中提出一种方法及电路，利用一切换电路，使嵌入在一集成电路中的存储器于存储器测试模式期间暂时地耦合至连线接合垫(Interconnect pad)，以减少测试时间及成本；Irrinki等人在美国专利第6,067,262号中提供一种具有内建自我测试(built-in-self-test)及内建自我修补(built-in-self-repair)电路的冗余分析方法学(redundancy analysis methodology)，使得嵌入式存储器可以被标准的逻辑测试器测试，并允许侦测与操作条件有关的现场错误(field error)；Wheater在美国专利第6,073,258号中揭示一种执行二维的冗余计算的方法及装置，以避免测试及修补程序中失效资料的收集。当较大的嵌入式存储器的需求成长时，因为制程所导致的良率限制也跟着增加，冗余测试虽然典型地被用来作功能性的测试，但此法对于较大的嵌入式存储器经常是不足或不实用的。嵌入式存储器的设计及制造的困难度较高，因此为了存储器缺陷而抛弃晶片所造成的损失亦较大，故具有嵌入式存储器的晶片更希望尽可能减少晶片被抛弃。McClure在美国专利第5,471,431号中提出一种方法及结构，利用熔丝电路从一嵌入式存储器中定义出具有功能的一部份，虽然得到较小的具有功能的嵌入式存储器却使得晶片的抛弃最小化。然而，前述的习知技艺只能排除当时发现的缺陷，这是静态的或固定的修补，一旦完成修补程序，存储器便是固定不变的，晶片在未来使用后始发现或发生的缺陷将不能被排除，该发生缺陷的晶片最终仍将被抛弃，更严重的是，这些后来的缺陷将造成使用中的晶片误动作或系统当机，因而导致更大的损失。Kablanian在美国专利第5,764,878号中建议一种内建自我修补系统在具有嵌入式存储器的晶片上，每次电脑系统的电源启动(power up)时，自动地执行如前述的测试、修补及再测试等程序，此法可以达到动态地修补存储器缺陷，却必须引入庞大且复杂的电路在晶片上，并且每一次电脑系统的电源启动时皆须经历前述的繁复冗长的程序，而且每一次皆须重新编制存储器的地址对照表，因此并不实用，而一旦存储器缺陷太多，超过冗余的电路能够修补的数量，系统将会当机。Correale Jr.等人在美国专利第6,192,486号中提供一种存储器缺陷操纵电路(memory defect steering circuit)，其不使用熔丝进行修补，而在每次电脑系统启动时侦测并回避(bypass)缺陷的存储器，再重新计算有效存储器的大小及改造存储器地址，此法虽然减少存储器的大小，但能够动态地排除存储器缺陷，不过，每次重新计算有效存储器的大小及改造存储器地址仍然不方便，而且增加的改造存储器地址的电路需要占用相当的面积，又在重新映照(remapping)存储器地址时，由于存储器地址是连续性的，不能单独地排除缺陷的存储器，必须从缺陷的存储区的下一个存储区开始使用，在缺陷的存储区后前的存储区皆被浪费了。
技术实现思路
本专利技术即为了改善前述习知技艺的缺失而提出一种动态地隐藏存储器缺陷的方法及装置，本专利技术不使用熔丝来修补存储器，而是将存储器缺陷遮蔽(mask)，因而避免了冗长且复杂的分析、修补及再测试的程序，本专利技术可能导致缩减存储器的大小，但却使得有缺陷的晶片能够被使用，而毋须抛弃。本专利技术的目的之一，是利用一种简单且直接的方法及装置，以排除存储器缺陷。本专利技术的目的之一，在于减少晶片因为存储器缺陷而被抛弃。本专利技术的目的之一，是动态地排除存储器缺陷，在晶片每一次启动时发现并隐藏其中的存储器缺陷。本专利技术的目的之一，是避免庞大且冗余的电路被介入晶片中。本专利技术的目的之一，是避免因为存储器缺陷而重新运算存储器地址的内容。本专利技术的目的之一，是保留了具有嵌入式存储器的晶片上的功能性电路。本专利技术的目的之一，是毋须修补存储器。在一实施例中，对一存储器进行初始测试(initial test)，以得知缺陷的存储区(entry)，一存储区占用对照表(entry occupied mapping)含有复数个栏位(field)，每一个栏位对应该存储器的一个存储区，藉一初始控制装置(initial control apparatus)将每一个缺陷的存储区所对应的占用对照表的栏位一一地加以标示(mark)，使其被认为已经被占用，因而该缺陷存储区后续不再被使用，直到关机。在另一实施例中，提供一备用暂存器仓库(backup registers pool)及一错误存储区记录/控制装置(error entry recorder/controller apparatus)，在初始测试存储器后，错误存储区记录/控制装置记录错误存储区，并从备用暂存器仓库选取假代存储区(pseudo entry)，每一个假代存储区对应一个错误存储区，在后续的存取该错误存储区时，将被重新导引(redirect)至该错误存储区所对应的假代存储区。本专利技术揭示一种方法及本文档来自技高网...

【技术保护点】
一种动态地隐藏存储器缺陷的装置，其特征是：该存储器含有复数个存储区，该装置包括：一备用暂存器仓库；及一错误存储区记录／控制装置，以记录缺陷存储区的地址，并从该备用暂存器仓库选取一假代存储区对应该缺陷存储区，对于该缺陷存储区的 存取将被重新导引至该假代存储区。

【技术特征摘要】
1.一种动态地隐藏存储器缺陷的装置，其特征是该存储器含有复数个存储区，该装置包括一备用暂存器仓库；及一错误存储区记录/控制装置，以记录缺陷存储区的地址，并从该备用暂存器仓库选取一假代存储区对应该缺陷存储区，对于该缺陷存储区的存取将被重新导引至该假代存储区。2.一种动态地隐藏存储器缺陷的方法，其特征是该存储器含有复数个存储区，该方法包括测试该复数个存储区；记录缺陷存储区；及从一备用暂存器仓库选取假代存储区，每...

【专利技术属性】
技术研发人员：陈韵琪，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]