半导体器件制造技术

本发明专利技术提供一种含有测试电路的半导体器件，可抑制电路面积的增加，同时有效执行解救信息的传送。进行冗余存储器（１１）、（１２）的解救处理的解救处理部（２１）、（２２）具有多个故障解救部（２１１）～（２１ｙ）、（２２１）～（２２ｘ），该故障解救部具有成为解救信息存储部的移位寄存器电路（Ｌｎ１）～（Ｌｎｙ）、（Ｌ１１）～（Ｌ１ｘ）。移位寄存器电路（Ｌｎ１）、…串行连接以可依次传送数据。测试电路（３０）对冗余存储器（１１）、（１２）进行检测，串行输出用于解救故障单元的解救信息（Ｓ３）。解救处理部（２１）、（２２）使用其数据传送动作将该解救信息（Ｓ３）存储在移动寄存器（Ｌｎ１）、…中。

【技术实现步骤摘要】

本专利技术涉及半导体器件中的冗余存储器的解救(relief)方式，尤其涉及在通过嵌入在芯片内的测试电路动作生成用于解救故障单元的信息的系统中，有效传送解救信息的技术。
技术介绍
以往提出了当存储器内存在故障时，通过嵌入芯片内的测试电路动作，抽取用于避开该故障部分的信息，使用该信息熔断熔丝元件等的方法。(例如，参照专利文献1)专利文献1日本特开平6-84393号公报
技术实现思路
近来，系统LSI逐渐大规模化，芯片内所安装的存储器的容量、数量也有增加的趋势。因此，可以设想伴随着芯片内所安装的冗余存储器的数量的逐渐增加，用于测试冗余存储器的测试电路的面积也会随之增加。为了抑制测试电路的面积的增加，抑制安装的测试电路的数量、增加1个测试电路所检测的冗余存储器的数量将是有效的方法。在1个测试电路以多个冗余存储器为检测对象的情况下，需要有效地传送用于解救故障单元的信息即解救信息。但是，在现有技术中，并未具体地公开过传送解救信息的方法。例如在上述专利文献1中，表示实施例的图2中，只不过是示出以并行的方式传送解救任意的冗余存储器所需要的用于切断熔丝的信息的结构。在以并行的方式传送解救信息的情况下，本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：冗余存储器，具有多个存储单元，且具有用于解救作为发生故障的上述存储单元的故障单元的功能；测试电路，进行上述冗余存储器的检测，当判断为存在故障单元时，输出用于解救该故障单元的解救信息；以及解救处理部，具有多个故障解救部，进行上述冗余存储器的解救处理，该多个故障解救部分别具有可存储上述解救信息的解救信息存储部，其中，上述解救信息存储部串行连接，使得可依次传送数据，在上述解救信息的存储动作中，上述测试电路是串行输出上述解救信息的电路，上述解救处理部，用其数据传送动作，将从上述测试电路串行输出的上述解救信息存储在上述解救信息存储部。

【技术特征摘要】
JP 2005-5-27 155511/20051.一种半导体器件，其特征在于，包括冗余存储器，具有多个存储单元，且具有用于解救作为发生故障的上述存储单元的故障单元的功能；测试电路，进行上述冗余存储器的检测，当判断为存在故障单元时，输出用于解救该故障单元的解救信息；以及解救处理部，具有多个故障解救部，进行上述冗余存储器的解救处理，该多个故障解救部分别具有可存储上述解救信息的解救信息存储部，其中，上述解救信息存储部串行连接，使得可依次传送数据，在上述解救信息的存储动作中，上述测试电路是串行输出上述解救信息的电路，上述解救处理部，用其数据传送动作，将从上述测试电路串行输出的上述解救信息存储在上述解救信息存储部。2.根据权利要求1所述的半导体器件，其特征在于，可根据所施加的取入控制信号，控制是否将从上述测试电路输出的解救信息存储在上述解救处理部。3.根据权利要求2所述的半导体器件，其特征在于，还包括外部输入端子，用于将上述取入控制信号从该半导体器件的外部输入。4.根据权利要求2所述的半导体器件，其特征在于，上述解救信息存储部的数据传送动作，按照所施加的时钟信号执行，还具有根据上述取入控制信号来控制上述时钟信号的有效/无效的时钟控制部。5.根据权利要求1所述的半导体器件，其特征在于，上述多个故障解救部分别这样构成在该半导体器件的电源断开的情况下保...

【专利技术属性】
技术研发人员：黑住知弘，县政志，市川修，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]