页面缓冲器和用于在非易失性存储装置中驱动其的方法制造方法及图纸

一种页面缓冲器，包括在第一接触点处连接到读出节点的锁存器。页面缓冲器还包括在第二接触点处连接到读出节点的读出电路，该读出电路被配置以读出所述读出节点的单元数据。页面缓冲器可以还包括开关电路，在通过锁存器充电第一接触点之后，该开关电路电连接第一接触点和第二接触点。

【技术实现步骤摘要】

本公开涉及一种半导体存储装置，更具体地，涉及一种包括页面缓冲器的非易失性存储装置。要求了于2005年11月10日申请的韩国专利申请No.2005-107755的优先权，在此通过参考将其公开整体并入本文。
技术介绍
通常，可将半导体存储装置分类为易失性存储装置或非易失性存储装置。易失性存储装置可被分类成动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。易失性半导体存储装置在切断其电源时丢失它们的数据，而非易失性存储装置在切断其电源时仍保持它们所存储的数据。由此，可将非易失性存储器广泛地用于存储需要保留的数据，以不受电源切断的影响。非易失性存储器可包括存储器例如是掩膜只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)。然而，MROM、PROM和EPROM可能难以重写所存储的数据，这是由于用户不能在这些装置上自由地进行读和写操作。另一方面，EEPROM可逐渐地用在系统编程中，系统编程需要辅助存储装置的持续更新。尤其，(闪速)EEPROM在其使用时用作海量存储装置可能是有利的，这是由于其集成密度可高于常规EEPROM。在这些闪速EEPROM当中，NAND型闪速EEPROM(以下称作“NAND闪速存储装置”)可具有比其他闪速EEPROM高很多的集成密度。常规NAND闪速存储装置10的结构于图1中示出。NAND闪速存储装置10包括存储单元阵列11、行解码器12和页面缓冲器电路14。存储单元阵列11是数据存储单元，该数据存储单元包括在行(即字线)和列(即位线)的交叉处设置的存储单元。NAND串包括每一个都存储1位数据或多位数据的存储单元。存储单元阵列11的行可通过行解码器电路12来驱动，且其列可通过页面缓冲器电路14来驱动。页面缓冲器电路14将1位数据或多位数据(例如，2位数据)编程到每个存储单元中/从每个存储单元读出1位数据或多位数据(例如，2位数据)。由于现在需要闪速存储装置支持各种操作，因此，页面缓冲器电路14可支持其它操作，如高速缓存编程操作和页面复录操作。高速缓存编程操作包括其中当编程一个页面的数据时将要为下一页面存储的数据加载到页面缓冲器电路14上的操作。页面复录操作包括其中将存储在任一页面中的数据通过页面缓冲器电路14移动到另一页面、而不输出到页面缓冲器电路14外部的电路中的操作。多个页面缓冲器可被提供在页面缓冲器电路14中。而且，可将一个或多个锁存器提供在每个页面缓冲器中。在正常的读操作或页面复录操作期间，每个页面缓冲器都存储在锁存器中的读出节点处读出的单元数据。此外，在正常编程操作或缓存编程操作期间，每个页面缓存器还存储将在锁存器中编程的数据。将在锁存器中存储数据的时间可通过控制逻辑块(未示出)来控制，该控制逻辑块提供在NAND闪速存储装置10的外部。此外，每个锁存器还可使用电源电压来存储数据作为源。在激活了在页面缓存电路14中构造的所有锁存器情况下，沿着数据路径流过的电流可在短时间周期内快速增加，由此导致电源电压的降低。为了防止电源电压的降低，将页面缓存电路14的页面缓存器分成几个页面缓冲器组(例如八个组)。在激活周期的期间可顺序激活在多组页面缓冲器组中构造的锁存器非常短的间隔。然而，尽管锁存器的组被顺序激活，但是电源电压会遭遇由页面缓冲器中负载电容元件导致的电压降低。例如，当激活锁存器组时，施加到锁存器节点的电压可以降低到断路点(trip point)以下，这是由于在连接到锁存器的内部节点之间共用的负载(charge)。结果，存储在锁存器中的数据值可被反相。存储在锁存器中的数据值的该变化可被称为“锁存器噪声”。本公开旨在克服与常规闪速存储装置相关的一个或多个问题。
技术实现思路
本公开的一个方面包括页面缓冲器。该页面缓冲器可包括连接到在第一接触点处的读出节点的锁存器。页面缓冲器还可包括连接到在第二接触点处的读出节点的读出电路(sensing circuit)，该读出电路被配置以读出所述读出节点的单元数据。页面缓冲器还可包括开关电路，在通过锁存器充电第一接触点之后该开关电路电连接第一接触点和第二接触点。本公开的另一方面包括页面缓冲器。该页面缓冲器可包括连接到在第一接触点处的读出节点的第一寄存器电路。该页面缓冲器还可包括连接到在第二接触点处的读出节点的读出电路，该读出电路被配置以读出所述读出节点的单元数据。所述页面缓冲器还可包括连接到读出电路的第二寄存器电路。所述页面缓冲器还可包括开关电路，在第一接触点通过第一寄存器电路充电之后，该开关电路电连接第一接触点和第二接触点。该页面缓冲器还包括数据输出电路，该数据输出电路输出所读出的单元数据。本公开的另一方面包括非易失性存储装置。存储装置可包括含有多个存储单元的存储单元阵列。存储装置还可包括页面缓冲器电路，该页面缓冲器电路包括通过位线连接到存储单元的多个页面缓冲器。该存储装置还可包括在将页面缓冲器分成多个页面缓冲器组之后控制页面缓冲器的控制逻辑。而且，每个页面缓冲器可包括在第一接触点处连接到与所选择的位线电连接的读出节点的锁存器。每个页面缓冲器还包括在第二接触点处连接到读出节点的读出电路，该读出电路被配置以读出所述读出节点的单元数据。每个页面缓冲器还包括开关电路，在通过锁存器充电第一接触点之后，该开关电路响应于控制逻辑的控制电连接第一接触点和第二接触点。本公开的另一方面包括非易失性存储装置。该存储装置包括存储单元阵列，该存储单元阵列包括多个存储单元。所述存储装置还可包括页面缓冲器电路，该页面缓冲器电路包括通过位线连接到存储单元的多个页面缓冲器。所述存储装置还可包括在将页面缓冲器分成多个页面缓冲器组之后控制页面缓冲器的控制逻辑。而且，每个页面缓冲器都包括在第一接触点处连接到与所选择的位线电连接的读出节点的第一寄存器电路。每个页面缓冲器还可包括在第二接触点处连接到读出节点的读出电路，该读出电路被配置以读出所述读出节点的单元数据。每个页面缓冲器还可包括连接到读出电路的第二寄存器电路。每个页面缓冲器还可包括开关电路，在第一接触点通过第一寄存器电路充电之后，该开关电路电连接第一接触点和第二接触点。每个页面缓冲器还可包括输出所读出的单元数据的数据输出电路。本公开的另一方面包括一种驱动页面缓冲器的方法。该方法包括通过连接到读出节点的锁存器充电第一接触点。该方法还可包括电连接第一接触点和第二接触点，该第二接触点连接到读出所述读出节点的单元数据的读出电路。本公开的另一方面包括一种驱动页面缓冲器的方法。该方法包括将多个页面缓冲器分成多个页面缓冲器组。该方法还可包括以预定间隔顺序驱动在多个页面缓冲器组中的多个锁存器。而且，可通过经由连接到读出节点的锁存器充电第一接触点来顺序驱动多个锁存器。多个锁存器还可通过电连接第一接触点和第二接触点来顺序驱动，该第二接触点连接到读出所述读出节点的单元数据的读出电路。附图说明图1是常规闪速存储装置的框图。图2是根据示范性公开的实施例的闪速存储装置的框图。图3是根据示范性公开的实施例的页面缓冲器的电路图。图4是根据示范性公开的实施例的图3中示出的页面缓冲器的时序图。具体实施例方式现在，以下将参考附图更加全面地说明本专利技术，附图中示出了本发本文档来自技高网...

【技术保护点】
一种页面缓冲器，包括：　　　　锁存器，其在第一接触点处连接到读出节点；　　　　读出电路，其在第二接触点处连接到读出节点，该读出电路被配置以读出所述读出节点的单元数据；和　　　　开关电路，其在通过锁存器充电第一接触点之后电连接第一接触点和第二接触点。

【技术特征摘要】
KR 2005-11-10 107755/051.一种页面缓冲器，包括锁存器，其在第一接触点处连接到读出节点；读出电路，其在第二接触点处连接到读出节点，该读出电路被配置以读出所述读出节点的单元数据；和开关电路，其在通过锁存器充电第一接触点之后电连接第一接触点和第二接触点。2.如权利要求1的页面缓冲器，其中第一接触点的电容元件大于或等于第二接触点的电容元件。3.如权利要求1的页面缓冲器，其中单元数据是多个位数据或单个位数据中的任一种。4.一种页面缓冲器，包括第一寄存器电路，其在第一接触点处连接到读出节点；读出电路，其在第二接触点处连接到读出节点，该读出电路被配置以读出所述读出节点的单元数据；第二寄存器电路，其连接到读出电路；开关电路，在通过第一寄存器电路充电第一接触点之后，其电连接第一接触点和第二接触点；和数据输出电路，其输出所读出的单元数据。5.如权利要求4的页面缓冲器，其中第一接触点的电容元件大于或等于第二接触点的电容元件。6.如权利要求4的页面缓冲器，其中第一寄存器电路包括第一锁存器，其存储所述单元数据；和第一开关，其电连接第一锁存器与第一接触点。7.如权利要求6的页面缓冲器，其中在开关电路接通之前，第一开关被接通。8.如权利要求4的页面缓冲器，其中读出电路包括第二开关，其电连接第二接触点和读出节点；和第三开关，其电连接第二接触点和第二寄存器电路。9.如权利要求8的页面缓冲器，其中在开关电路接通之前，第二和第三开关被接通。10.如权利要求6的页面缓冲器，其中第二寄存器电路包括第二锁存器，其存储将被编程的数据，该将被编程的数据被转储到第一锁存器。11.如权利要求4的页面缓冲器，其中单元数据是多个位数据和单个位数据中的任一种。12.一种非易失性存储装置，包括存储单元阵列，其包括多个存储单元；页面缓冲器电路，其包括通过位线连接到存储单元的多个页面缓冲器；和控制逻辑，在将页面缓冲器分成多个页面缓冲器组之后，其控制页面缓冲器，其中每个页面缓冲器包括锁存器，其在第一接触点处连接到与所选择的位线电连接的读出节点；读出电路，其在第二接触点处连接到读出节点，该读出电路被配置以读出所述读出节点的单元数据；和开关电路，在通过锁存器充电第一接触点之后，其响应于控制逻辑的控制，电连接第一接触点和第二接触点。13.如权利要求12的非易失性存储装置，其中第一接触点的电容元件大于或等于第二接触点的电容元件。14.如权利要求12的非易失性存储装置，其中...

【专利技术属性】
技术研发人员：姜周我，金钟和，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]