【技术实现步骤摘要】
本专利技术涉及快闪存储器，尤其涉及。
技术介绍
串行接口快闪存储器是一种应用广泛的数据存储器件，具有非挥发性存 储、串行传输等特点。由于采用串行数据传输的方式，串行接口快闪存储器仅 有一个数据输入管脚、 一个数据输出管脚及其他数个功能管脚，具有管脚数目 非常少、封装体积非常小、芯片成本特别低的优点，受到系统设计者的广泛青 睐。但是由于所有的读写等指令、地址和存储数据都是串行输入、输出，数据 传输速率较慢成为串行接口快闪存储器最大的缺点，改善其数据传输速率成为 业界对串行接口快闪存储器的迫切需要。串行接口快闪存储器釆用外部系统输入的时钟信号来控制数据的传输和 内部的操作。现有的串行接口快闪存储器在一个时钟周期内，只进行一次数据的输入或输出，例如输入一个50兆赫兹的时钟信号，串行接口快闪存储器在 1秒钟内只能进行50兆次数据的输入或输出。为了在不增加串行接口快闪存储器的管脚数目的同时，提高其数据传输速 率，现有的方案主要在时钟频率和管脚复用上进行改进。现有技术已经让串行接口快闪存储器的时钟频率提高到了 100兆赫兹，但 是随着时钟频率的提高，对外部系统的要求越来越高...
【技术保护点】
一种串行接口快闪存储器，包括逻辑控制模块，其特征在于：所述逻辑控制模块中包括时钟转换电路， 所述时钟转换电路用于对外部时钟信号的上升沿和下降沿进行采样，并将采样结果作为内部时钟信号输出。
【技术特征摘要】
1.一种串行接口快闪存储器，包括逻辑控制模块，其特征在于所述逻辑控制模块中包括时钟转换电路，所述时钟转换电路用于对外部时钟信号的上升沿和下降沿进行采样，并将采样结果作为内部时钟信号输出。2. 如权利要求1所述的串行接口快闪存储器，其特征在于所述逻辑控 制模块中还包括模式控制单元，所述模式控制单元用于接收模式指令，并根据模式指令使能或禁止所述时 钟转换电路。3. 如权利要求2所述的串行接口快闪存储器，其特征在于所述逻辑控 制模块中还包括选择单元，所述选择单元用于在所述时钟转换电路被使能时，将采样结果作为内部时 钟信号输出，以及在所述时钟转换电路被禁止时，直接将外部时钟信号作为内 部时钟信号输出。4. 一种串行接口快闪存储器的设计方法，其特征在于，包括在所述串行接...
【专利技术属性】
技术研发人员：朱一明，胡洪，
申请(专利权)人：北京芯技佳易微电子科技有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。