温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种串行接口快闪存储器及其设计方法。所述串行接口快闪存储器包括逻辑控制模块，所述逻辑控制模块中包括时钟转换电路，所述时钟转换电路用于对外部时钟信号的上升沿和下降沿进行采样，并将采样结果作为内部时钟信号输出。进一步，所述逻辑控制模...
该专利属于北京芯技佳易微电子科技有限公司所有，仅供学习研究参考，未经过北京芯技佳易微电子科技有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。