一种用于ＭＬＣ闪存的灵敏放大器和位线快速充电电路制造技术

本发明专利技术公开了一种用于ＭＬＣ闪存的灵敏放大器和位线快速充电电路，所述位线快速充电电路，用在多层单元闪存的灵敏放大器中，该电路包括与所述阻抗器件并联的ＺＮＭＯＳ晶体管Ｚ３，其栅极与所述反相放大器的输出端相连。本发明专利技术通过该ＺＮＭＯＳ晶体管，以在建立过程中旁路阻抗器件的高阻抗，从而加快ＢＬ的充电过程；同时避免增加快速充电器件ＮＭＯＳ管后，电压输出端ＳＡＩＮ的电压易被拉到和ＢＬ电压很接近的情形，使ＢＬ的电压和ＳＡＩＮ端的电压在一次电平建立过程中即可各自稳定在其平衡状态，从而减少了对ＢＬ充电的整体时间，使灵敏放大器的整体性能得到了提高。

【技术实现步骤摘要】

本专利技术涉及集成电路的存储器
，特别是涉及一种用于MLC闪存(MLC Flash Memory，多层单元闪存)的灵敏放大器(Senseamplifier)，以及一种位于灵敏放大 器中的位线(BL)快速充电电路。
技术介绍
半导体存储器(Memory) —般由字线(WL)行和位线(BL)列组成，每一行和列的 交叉点是一个存储单元(cell)，存储单元由晶体管和电容组成。存储单元中的数据取决 于存储在电容中的电荷，晶体管的开关控制数据的存取。当字线被选中，晶体管打开时， 存储在电容中的电荷通过电荷共享使BL电压改变。现有的Flash存储器可以包括SLC FlashMemory (Single-Level Cell，单层单元闪存)和 MLC Flash Memory (Multi-Level Cell，多层单元闪存)。它们之间的区别在于SLC每一个存储单元(cell)，只能存储一位 数据(两个状态O或1)，而MLC每一个单元可以存储两位以上的数据(4个状态，00，01，10 或11)，也就是说，MCL的数据密度要比SLC至少大一倍。灵敏放大器(Sense amplifier)是存储器中非常重要的电路，其主要用于将cell 中所存储的数据位的状态识别出来，以转换为数字信号；为获得cell中所存储的数据位的 状态，则需要通过对BL进行充电，获取cell中所存储数据位的状态对应的电压。然后，将 所述cell中所存储数据位的状态对应的电压与参考cell中所存储数据位的状态对应的电 压进行比较，即可获得cell中所存储的数据位的状态。参考图1，示出了一种现有技术中的位线充电电路的结构图，这种位线充电电路包 括以下部件一个作为开关器件的PMOS晶体管P1，其源极接电源，栅极连接控制灵敏放大器工 作的使能信号，漏极与作为阻抗器件的ZNMOS晶体管Zl的漏极相连；所述ZNMOS晶体管Zl的栅极接偏置电源，源极与作为充电器件组件的ZNMOS晶体 管Z2的漏极连接，电压输出端SAIN连接在所述ZNMOS晶体管Zl的源极和ZNMOS晶体管Z2 的漏极之间；所述ZNMOS晶体管Z2的栅极与作为另一充电器件组件的反相放大器的输出端相 连，源极与cell的BL相连，该反相放大器的输入端也与所述cell的BL相连。采用这种充电电路的灵敏放大器在进行读取操作时，BL的电压会从零电平上升建 立，直到稳定在平衡位置(如IV左右的电压)；但通常版图布局很大，导致BL上的寄生电 容负载也很大；为识别出cell中所存储数据位的状态，需要使SAIN端根据一定电流差异建 立足够大的电压差异，因而在BL的电压稳定在平衡位置时，连接到BL到电源之间的阻抗需 要尽可能大(如15k以上)，而这种大阻抗的设计则必然带来对BL充电需要较长时间的缺 陷。 为解决上述问题，现有技术中提出了一种解决方案，具体可以参考图2所示的一种含快速充电器件的位线充电电路结构图，本方案是在图1的基础上，增加了一个快速充电器件NMOS晶体管N，其栅极与反相放大器的输出端相连，漏极与PMOS晶体管Pl的漏极相 连，源极与BL相连；应用这种位线充电电路，在BL电压从零电平上升建立过程中，通过打开 这个NMOS晶体管N可使BL的电压快速充电到接近平衡位置，并在BL电压接近平衡位置时 关断。然而，这种电路在电源电压VCC范围比较大的情况下，尤其是低VCC时，由于ZNMOS 晶体管Z2开启很充分，使得ZNMOS晶体管Z2的阻抗很小；而ZNMOS晶体管Zl是个大阻抗 器件；所以，尽管这种充电电路能将BL的电压快速充电到接近平衡位置，但同时SAIN端的 电压被拉到和BL的电压很接近。在这种情况下，在对BL充电后还需要花时间去建立SAIN 端电压的稳定，因而整体建立时间仍然较慢，导致了整体性能的降低。 因此，目前需要本领域技术人员迫切解决的一个技术问题就是如何能够创新地 提出一种用在多层单元闪存的灵敏放大器中的位线快速充电电路，用以在不影响整体性能 的前提下，有效节省对BL的充电时间，进一步提高灵敏放大器的读取速度。
技术实现思路
本专利技术所要解决的技术问题是提供一种用在多层单元闪存的灵敏放大器中的位 线快速充电电路，用以在不影响整体性能的前提下，有效节省对BL的充电时间。本专利技术所要解决的另一个技术问题是提供一种用于多层单元闪存的灵敏放大器， 用以进一步提高灵敏放大器的读取速度。为了解决上述技术问题，本专利技术实施例公开了一种位线快速充电电路，用在多层 单元闪存的灵敏放大器中，该电路包括开关器件、用于实现电流电压转换的阻抗器件，以及 与存储单元的位线相连的充电器件，所述充电器件包括ZNMOS晶体管Z2和反相放大器，所 述阻抗器件的一端与开关器件相连，另一端与ZNMOS晶体管Z2的漏极相连；所述ZNMOS晶 体管Z2的源极与所述存储单元的位线相连，栅极与反相放大器的输出端相连；所述反相放 大器的输入端与存储单元的位线相连；电压输出端连接在所述阻抗器件和ZNMOS晶体管Z2 的漏极之间，该电路还包括与所述阻抗器件并联的ZNMOS晶体管Z3，其栅极与所述反相放 大器的输出端相连。优选的，所述的位线快速充电电路，还包括连接在所述开关器件与存储单元的位线之间的NMOS晶体管，其栅极与所述反相 放大器的输出端相连。优选的，所述开关器件为PMOS晶体管P1，其源极与电源相连，漏极与所述阻抗器 件相连，栅极连接控制电流电压转换电路工作的使能信号。优选的，所述阻抗器件为ZNMOS晶体管Z1，其栅极与一偏置电源相连，源极与所述 ZNMOS晶体管Z2的漏极连接，漏极与所述PMOS晶体管Pl的漏极连接。优选的，所述阻抗器件包括并联的PMOS晶体管P2和ZNMOS晶体管Zl ；所述PMOS 晶体管P2的栅极与一偏置电路相连，源极与所述PMOS晶体管Pl的漏极相连，漏极与所 述ZNMOS晶体管Z2的漏极连接；所述ZNMOS晶体管的栅极与一偏置电源相连，源极与所述 ZNMOS晶体管Z2的漏极连接，漏极与所述PMOS晶体管Pl的漏极连接。本专利技术实施例还公开了一种用于多层单元闪存的灵敏放大器，所述灵敏放大器通 过位线分别连接一存储单元的晶体管源极和三个参考单元的晶体管源极；所述灵敏放大器 包括四个位线快速充电电路，用于输出对应所述存储单元的电压，所述位线快速充电 电路包括以下部件开关器件、用于实现电流电压转换的阻抗器件，以及与存储单元的位线相连的充 电器件，所述充电器件包括ZNMOS晶体管Z2和反相放大器，所述阻抗器件的一端与开关器 件相连，另一端与ZNMOS晶体管Z2的漏极相连；所述ZNMOS晶体管Z2的源极与所述存储单 元的位线相连，栅极与反相放大器的输出端相连；所述反相放大器的输入端与存储单元的 位线相连；电压输出端连接在所述阻抗器件和ZNMOS晶体管Z2的漏极之间，该位线快速充 电电路还包括与所述阻抗器件并联的ZNMOS晶体管Z3，其栅极与所述反相放大器的输出 端相连；所述灵敏放大器还包括比较器，用于将对应所述存储单元的电压，分别与对应三个参考单元的电压进行比较，依据比较结果输出数字信号。优选的，所述位线快速充电电路还包括连接在所述开关器件与存储单元的位线之间的NMOS晶体管，其栅极与所述反相 放大器的输出端相连。优本文档来自技高网...

【技术保护点】
一种位线快速充电电路，用在多层单元闪存的灵敏放大器中，该电路包括开关器件、用于实现电流电压转换的阻抗器件，以及与存储单元的位线相连的充电器件，所述充电器件包括ＺＮＭＯＳ晶体管Ｚ２和反相放大器，所述阻抗器件的一端与开关器件相连，另一端与ＺＮＭＯＳ晶体管Ｚ２的漏极相连；所述ＺＮＭＯＳ晶体管Ｚ２的源极与所述存储单元的位线相连，栅极与反相放大器的输出端相连；所述反相放大器的输入端与存储单元的位线相连；电压输出端连接在所述阻抗器件和ＺＮＭＯＳ晶体管Ｚ２的漏极之间，其特征在于，该电路还包括：　　与所述阻抗器件并联的ＺＮＭＯＳ晶体管Ｚ３，其栅极与所述反相放大器的输出端相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：苏志强，
申请(专利权)人：北京芯技佳易微电子科技有限公司，
类型：发明
国别省市：11[中国|北京]