【技术实现步骤摘要】
本专利技术涉及集成电路中的放大器
，尤其涉及一种。
技术介绍
随着工艺的进步，器件尺寸进一步缩小，可以将逻辑电路和存储器同时集成到同一块芯片中，嵌入式存储器及其外围电路将显著影响整个芯片系统的速度和功耗。灵敏放大器是SRAM (Static RandomAccess Memory,静态随机存储器)外围电路的重要组成部分，它的性能优劣对整个SRAM的性能有极大的影响。在SRAM电路中典型的电压摆幅为IOOmV,如果把位线上的信号直接加到外部电路上，那么外部电路就会由于无法辨认信号的逻辑值而无法正常工作。灵敏放大器最主要的功能就是放大SRAM中位线上的电压信号。灵敏放大器要将位线上的电压放大至全摆幅并在输出端输出。由于集成度的提高，SRAM中位线上的负载电容日益增大，这已经成为灵敏放大器性能提高的一个主要限制。图1为本专利技术
技术介绍
中所述电流模式灵敏放大器的电路图，如图1所示，现有的电流模式灵敏放大器采用局部放大电路和全局放大电路。局部放大电路探测位线上的电流差信号并将其转换为数据线DL和/DUDigital Line)上电压差信号，全局放大电路将数据线上的...
【技术保护点】
带补偿电路的电流模式灵敏放大器，其特征在于，包括：局部放大电路，用于探测位线上的电流差信号并将其转换成数据线上的电压差信号，局部放大电路的输入端与储存单元Cell的两条位线分别相连，输出端与两条数据线分别相连；全局放大电路，用于将数据线上电压差信号放大输出，全局放大电路的输入端与两条数据线相连，输出端输出放大的电压差信号；预充电路，用于在待机时将数据线DL和数据线/DL预充到地GND，位于两条数据线DL和数据线/DL之间；补偿电路，用于保持并增大数据线上的电压差信号，位于局部放大电路和两条数据线之间。
【技术特征摘要】
1.带补偿电路的电流模式灵敏放大器，其特征在于，包括: 局部放大电路，用于探测位线上的电流差信号并将其转换成数据线上的电压差信号，局部放大电路的输入端与储存单元Cell的两条位线分别相连，输出端与两条数据线分别相连； 全局放大电路，用于将数据线上电压差信号放大输出，全局放大电路的输入端与两条数据线相连，输出端输出放大的电压差信号； 预充电路，用于在待机时将数据线DL和数据线/DL预充到地GND，位于两条数据线DL和数据线/DL之间； 补偿电路，用于保持并增大数据线上的电压差信号，位于局部放大电路和两条数据线之间。2.根据权利要求1所述的带补偿电路的电流模式灵敏放大器，其特征在于，所述局部放大电路由 PMOS 管 P3、PMOS 管 P4、PMOS 管 P5、PMOS 管 P6 和 NMOS 管 N1、NMOS 管 N2、NMOS管N7，其中， 来自于储存单元Cell的位线BL连接PMOS管P3的源极，来自于储存单元Cell的位线/BL连接PMOS管P4的源极；PM0S管P3的漏极与PMOS管P5的源极相连，PMOS管P4的漏极与PMOS管P6的源极相连，PMOS管P3与PMOS管P4的栅极和列选信号CS相连；PM0S管P5的漏极与NMOS管NI的源极相连，PMOS管P6的漏极与NMOS管N2的源极相连，NMOS管NI的栅极通过NMOS管N7的源极和漏极与NMOS管N2的栅极相连，NMOS管N7的栅极连接列选信号CS ;此外，PMOS管P5的栅极与NMOS管NI的栅极以及PMOS管P6的漏极相连，PMOS管P6的栅极与NMOS管N2的栅极以及PMOS管P5的漏极相连；NM0S管NI的漏极连接数据线DL，NMOS管N2的漏极连接数据线/DL。3.根据权利要求2所 述的带补偿电路的电流模式灵敏放大器，其特征在于，所述全局放大电路，包括PMOS管P7、PM0S管P8、PM0S管P9，NM0S管N3、NM0S管N4、NM0S管N8和两个反相器NG1、NG2，其中， 数据线DL连接NMOS管N3的漏极，数据线/DL连接NMOS管N4的漏极；NM0S管N3的源极连接PMOS管P7的漏极，NMOS管N4的源极连接PMOS管P8的漏极，PMOS管P7和PMOS管P8的源极连接PMOS管P9的漏极，PMOS管P9的源极连接电源VDD，PM0S管P9的栅极连接全局放大电路控制信号GEN，PMOS管P7的栅极连接NMOS管N3栅极、PM...
【专利技术属性】
技术研发人员：贾嵩，徐鹤卿，孟庆龙，吴峰锋，王源，张钢刚，
申请(专利权)人：北京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。