本发明专利技术提供一种带补偿电路的电流模式灵敏放大器，其特征在于，包括：局部放大电路，用于探测位线上的电流差信号并将其转换成数据线上的电压差信号，局部放大电路的输入端与储存单元Cell的两条位线分别相连，输出端与两条数据线分别相连；全局放大电路，用于将数据线上电压差信号放大输出，全局放大电路的输入端与两条数据线相连，输出端输出放大的电压差信号；预充电路，用于在待机时将数据线DL和数据线/DL预充到地GND，位于两条数据线DL和数据线/DL之间；补偿电路，用于保持并增大数据线上的电压差信号，位于局部放大电路和两条数据线之间。本发明专利技术提供的灵敏放大器，提高了电路的工作速度，同时降低了电路的功耗。
【技术实现步骤摘要】
本专利技术涉及集成电路中的放大器
，尤其涉及一种。
技术介绍
随着工艺的进步，器件尺寸进一步缩小，可以将逻辑电路和存储器同时集成到同一块芯片中，嵌入式存储器及其外围电路将显著影响整个芯片系统的速度和功耗。灵敏放大器是SRAM (Static RandomAccess Memory,静态随机存储器)外围电路的重要组成部分，它的性能优劣对整个SRAM的性能有极大的影响。在SRAM电路中典型的电压摆幅为IOOmV,如果把位线上的信号直接加到外部电路上，那么外部电路就会由于无法辨认信号的逻辑值而无法正常工作。灵敏放大器最主要的功能就是放大SRAM中位线上的电压信号。灵敏放大器要将位线上的电压放大至全摆幅并在输出端输出。由于集成度的提高，SRAM中位线上的负载电容日益增大，这已经成为灵敏放大器性能提高的一个主要限制。图1为本专利技术
技术介绍
中所述电流模式灵敏放大器的电路图，如图1所示，现有的电流模式灵敏放大器采用局部放大电路和全局放大电路。局部放大电路探测位线上的电流差信号并将其转换为数据线DL和/DUDigital Line)上电压差信号，全局放大电路将数据线上的电压差信号放大输出。电流检测并不依赖于大负载位线的充放电，这种电流模式灵敏放大器可以有效的改善灵敏放大器的性能。由于工艺误差存在，作为全局放大电路的输入，数据线DL和/DL上的电压差必须足够大。但是如果数据线DL上电容太大，在局部放大过程中的电流脉冲不足以让数据线DL和/DL上的电压差达到要求，这样会影响电路的工作速度。同时，在全局放大的过程中，全局放大电路流向数据线DL的电流脉冲将对数据线DL充电，使得数据线DL的电平高于数据线/DL上的电平，图2为本专利技术
技术介绍
中所述电流模式灵敏放大器的数据线上信号的仿真波形图，仿真波形如图2所示，这样也会影响电路的工作速度，同时带来严重的可靠性问题。
技术实现思路
本专利技术提供一种，用于解决现有技术的灵敏放大器工作速度较慢，安全可靠性较低的问题。本专利技术提供的带补偿电路的电流模式灵敏放大器，包括局部放大电路，用于探测位线上的电流差信号并将其转换成数据线上的电压差信号，局部放大电路的输入端与储存单元Cell的两条位线分别相连，输出端与两条数据线分别相连；全局放大电路,用于将数据线上电压差信号放大输出，全局放大电路的输入端与两条数据线相连，输出端输出放大的电压差信号；预充电路，用于在待机时将数据线DL和数据线/DL预充到地GND，位于两条数据线DL和数据线/DL之间；补偿电路，用于保持并增大数据线上的电压差信号，位于局部放大电路和两条数据线之间。进一步，本专利技术所述的带补偿电路的电流模式灵敏放大器，所述局部放大电路由PMOS 管 P3、PM0S 管 P4、PM0S 管 P5、PM0S 管 P6 和 NMOS 管 NUNMOS 管 N2、NM0S 管 N7 组成，其中，来自于储存单元Cell的位线BL (Bit Line)连接PMOS管P3的源极，来自于储存单元Cell的位线/BL连接PMOS管P4的源极；PM0S管P3的漏极与PMOS管P5的源极相连，PMOS管P4的漏极与PMOS管P6的源极相连，PMOS管P3与PMOS管P4的栅极和列选信号CS相连；PM0S管P5的漏极与NMOS管NI的源极相连，PMOS管P6的漏极与NMOS管N2的源极相连，NMOS管NI的栅极通过NMOS管N7的源极和漏极与NMOS管N2的栅极相连，NMOS管N7的栅极连接列选信号CS ;此外，PMOS管P5的栅极与NMOS管NI的栅极以及PMOS管P6的漏极相连，PMOS管P6的栅极与NMOS管N2的栅极以及PMOS管P5的漏极相连；NM0S管NI的漏极连接数据线DL，NMOS管N2的漏极连接数据线/DL ；进一步，本专利技术所述的带补偿电路的电流模式灵敏放大器，所述全局放大电路，包括 PMOS 管 P7、PMOS 管 P8、PMOS 管 P9，NMOS 管 N3、NMOS 管 N4、NMOS 管 N8 和两个反相器(Sign Inverter 或者 Not Gate) NG1、NG2 组成，其中，数据线DL连接NMOS管N3的漏极，数据线/DL连接NMOS管N4的漏极；NM0S管N3的源极连接PMOS管P7的漏极，NMOS管N4的源极连接PMOS管P8的漏极，PMOS管P7和PMOS管P8的源极连接PMOS管P9的漏极，PMOS管P9的源极连接电源VDD，PMOS管P9的栅极连接全局放大电路控制信号GEN (Globe Enable), PMOS管P7的栅极连接NMOS管N3栅极、PMOS管P8的漏极以及反相器NG2输入端，PMOS管P8的栅极连接NMOS管N4栅极、PMOS管P7的漏极以及反相器NGl输入端，NMOS管N3的栅极通过NMOS管N8的源极和漏极连接NMOS管N4的栅极，NMOS管N8的栅极连接全局放大电路控制信号GEN ;反相器NGl输出端输出数据线DL电压Vout，反相器NG2输出端输出数据线/DL电压/Vout，反相器NGl的输出端通过电容Q接地，反相器NG2的输出端通过电容Q接地；进一步，本专利技术所述的带补偿电路的电流模式灵敏放大器，所述数据线间的预充电路，包括NMOS管N5、NMOS管N6，其中，数据线DL连接NMOS管N5的源极，数据线/DL连接NMOS管N6的源极，NMOS管N5和NMOS管N6的漏极接地，NMOS管N5和NMOS管N6的栅极经过预充电信号PRE相连；数据线DL和/DL分别通过电容CDl接地；进一步，本专利技术所述的带补偿电路的电流模式灵敏放大器，所述补偿电路，包括PMOS 管 P10、PMOS 管 P11、PMOS 管 P12、PMOS 管 P13 和 NMOS 管 N9、NMOS 管 NlO 组成，其中，数据线DL连接PMOS管PlO的漏极，数据线/DL连接PMOS管P12的漏极；PM0S管PlO的源极连接PMOS管Pll的漏极，PMOS管Pll的源极连接电源VDD，PMOS管Pll的栅极连接补偿电路控制信号EN，PMOS管PlO的栅极与NMOS管N9的栅极相连，NMOS管N9的源极连接PMOS管PlO的漏极，NMOS管N9的漏极接地，NMOS管N9的栅极还连接PMOS管P5的漏极和PMOS管P6的栅极；PM0S管P12的源极连接PMOS管P13的漏极，PMOS管P13的源极连接电源VDD，PM0S管P13的栅极连接补偿电路控制信号EN，PM0S管P12的栅极与NMOS管NlO的栅极相连，NMOS管NlO的源极连接PMOS管P12的漏极，NMOS管NlO的漏极接地，NMOS管NlO的栅极还连接PMOS管P6的漏极和PMOS管P5的栅极。进一步，本专利技术所述的带补偿电路的电流模式灵敏放大器的使用方法，包括步骤SI，探测储存单元Cell的两条位线上的电流差信号并将其转换成两条数据线上的电压差信号；步骤S2，通过补偿电路保持并增大数据线上的所述电压差信号；步骤S3，将数据线上的所述电压差信号放大后输出。本专利技术所述带补偿电路的电流模式灵敏放大器通过加入补偿电路，与现有的电流模式灵敏放大器相比，提高了电路的工作速度，同时降低了电路的功耗。本专利技术所述的使用方法通过补偿电路保持并增大数据线上的所述电压差信号，提本文档来自技高网...
【技术保护点】
带补偿电路的电流模式灵敏放大器，其特征在于，包括：局部放大电路，用于探测位线上的电流差信号并将其转换成数据线上的电压差信号，局部放大电路的输入端与储存单元Cell的两条位线分别相连，输出端与两条数据线分别相连；全局放大电路，用于将数据线上电压差信号放大输出，全局放大电路的输入端与两条数据线相连，输出端输出放大的电压差信号；预充电路，用于在待机时将数据线DL和数据线/DL预充到地GND，位于两条数据线DL和数据线/DL之间；补偿电路，用于保持并增大数据线上的电压差信号，位于局部放大电路和两条数据线之间。
【技术特征摘要】
1.带补偿电路的电流模式灵敏放大器，其特征在于，包括: 局部放大电路，用于探测位线上的电流差信号并将其转换成数据线上的电压差信号，局部放大电路的输入端与储存单元Cell的两条位线分别相连，输出端与两条数据线分别相连； 全局放大电路，用于将数据线上电压差信号放大输出，全局放大电路的输入端与两条数据线相连，输出端输出放大的电压差信号； 预充电路，用于在待机时将数据线DL和数据线/DL预充到地GND，位于两条数据线DL和数据线/DL之间； 补偿电路，用于保持并增大数据线上的电压差信号，位于局部放大电路和两条数据线之间。2.根据权利要求1所述的带补偿电路的电流模式灵敏放大器，其特征在于，所述局部放大电路由 PMOS 管 P3、PMOS 管 P4、PMOS 管 P5、PMOS 管 P6 和 NMOS 管 N1、NMOS 管 N2、NMOS管N7，其中， 来自于储存单元Cell的位线BL连接PMOS管P3的源极，来自于储存单元Cell的位线/BL连接PMOS管P4的源极；PM0S管P3的漏极与PMOS管P5的源极相连，PMOS管P4的漏极与PMOS管P6的源极相连，PMOS管P3与PMOS管P4的栅极和列选信号CS相连；PM0S管P5的漏极与NMOS管NI的源极相连，PMOS管P6的漏极与NMOS管N2的源极相连，NMOS管NI的栅极通过NMOS管N7的源极和漏极与NMOS管N2的栅极相连，NMOS管N7的栅极连接列选信号CS ;此外，PMOS管P5的栅极与NMOS管NI的栅极以及PMOS管P6的漏极相连，PMOS管P6的栅极与NMOS管N2的栅极以及PMOS管P5的漏极相连；NM0S管NI的漏极连接数据线DL，NMOS管N2的漏极连接数据线/DL。3.根据权利要求2所 述的带补偿电路的电流模式灵敏放大器，其特征在于，所述全局放大电路，包括PMOS管P7、PM0S管P8、PM0S管P9，NM0S管N3、NM0S管N4、NM0S管N8和两个反相器NG1、NG2，其中， 数据线DL连接NMOS管N3的漏极，数据线/DL连接NMOS管N4的漏极；NM0S管N3的源极连接PMOS管P7的漏极，NMOS管N4的源极连接PMOS管P8的漏极，PMOS管P7和PMOS管P8的源极连接PMOS管P9的漏极，PMOS管P9的源极连接电源VDD，PM0S管P9的栅极连接全局放大电路控制信号GEN，PMOS管P7的栅极连接NMOS管N3栅极、PM...
【专利技术属性】
技术研发人员：贾嵩，徐鹤卿，孟庆龙，吴峰锋，王源，张钢刚，
申请(专利权)人：北京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。