字线抑制电路和方法技术

一种用于提供抑制字线电压的字线驱动电路包括：开关，被配置成选择性地将字线加载至抑制字线电压节点；和字线充电电路，连接在高电源节点和抑制字线电压节点之间。字线充电电路包括第一晶体管器件，响应于控制脉冲，将字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持抑制字线电压。本发明专利技术还提供了字线抑制电路和方法。

【技术实现步骤摘要】

本专利技术涉及生成抑制字线电压的电路和方法。
技术介绍
静态随机存取存储器(static random access memory, SRAM)是易失性半导体存储器，该静态随机存取存储器使用不需要更新的双稳态电路存储数据位。因为SRAM单元存储由两个交叉连接的反相器的逻辑状态所表示的信息的一个比特位，所以将SRAM单元称为位单元。存储阵列包括多个配置成行和列的位单元。存储阵列中的每个位单元通常包括与电源电压的连接和与参考电压的连接。位线上的逻辑信号控制对于位单元的读取和写入，字线控制位线与反相器的连接，否则该位线悬空。字线可以连接至存储阵列的行内的多个位单元，其中，将不同字线提供给不同的行。被称为六晶体管(six-transistor，6T)的SRAM结构中的位单元包括存取晶体管对PGl和PG2，由字线上的信号进行切换并且具体地，在读和写操作期间通过位线上的信号连接至交叉连接的反相器的互补节点来提供对于交叉连接的反相器对的存取。PGl和PG2中的“PG”可以代表“传输门(passing gate) ”，因为当晶体管PGl和PG2的栅极端处的字线信号变为真(通常，对于NMOS FET本文档来自技高网...

【技术保护点】
一种用于提供抑制字线电压的字线驱动电路，包括：开关，被配置成选择性地将字线加载至抑制字线电压节点；以及字线充电电路，连接在高电源节点和所述抑制字线电压节点之间，所述字线充电电路包括：第一晶体管器件，响应于控制脉冲，将所述抑制字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持所述抑制字线电压。

【技术特征摘要】
2011.10.05 US 13/253,1101.一种用于提供抑制字线电压的字线驱动电路，包括 开关，被配置成选择性地将字线加载至抑制字线电压节点；以及字线充电电路，连接在高电源节点和所述抑制字线电压节点之间，所述字线充电电路包括第一晶体管器件，响应于控制脉冲，将所述抑制字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持所述抑制字线电压。2.根据权利要求1所述的字线驱动电路，其中，所述开关包括=CMOS反相器，连接在所述抑制字线电压节点和接地节点之间。3.根据权利要求1所述的字线驱动电路，其中，所述控制脉冲具有脉冲长度，从而使得在所述抑制字线电压节点达到所述高电源节点的电压之前，所述第一晶体管器件截止；以及 进一步包括控制脉冲生成电路，所述控制脉冲生成电路包括延迟单元，所述延迟单元用于提供与所述控制脉冲的所述脉冲长度相对应的延迟。4.根据权利要求1所述的字线驱动电路，其中，所述第一晶体管器件是PMOS晶体管，所述第一晶体管器件具有源极端，连接至所述高电源节点；漏极端，连接至所述抑制字线电压节点；以及栅极端，连接至所述控制脉冲；以及 其中，所述第二晶体管器件是连接成二极管的PMOS晶体管；以及其中，所述连接成二极管的PMOS晶体管具有源极端，连接至所述高电源节点；以及漏极端和栅极端，连接至所述抑制字线电压节点。5.根据权利要求4所述的字线驱动电路，其中，所述第二晶体管器件是PMOS晶体管，所述第二晶体管器件的驱动能力低于所述第一晶体管器件的驱动能力；以及 其中，所述第二晶体管器件小于所述第一晶体管器件。6.一种生成抑制字线电压的方法，包括以下步骤 将字线连接至抑制字线电压节点； 通过第一晶体管器件将所述抑制字线电压节点充电至抑制字线电压； 在所述抑制字线电压节点达到所述抑制字线电压以后，所述第一晶体管器件截止；以及 在所述第一晶体管器件截止以后，使用第二晶体管器件将所述抑制字线电压节点维持在所述抑制字线...

【专利技术属性】
技术研发人员：刘逸群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：