字线抑制电路和方法技术

一种用于提供抑制字线电压的字线驱动电路包括：开关，被配置成选择性地将字线加载至抑制字线电压节点；和字线充电电路，连接在高电源节点和抑制字线电压节点之间。字线充电电路包括第一晶体管器件，响应于控制脉冲，将字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持抑制字线电压。本发明专利技术还提供了字线抑制电路和方法。

【技术实现步骤摘要】

本专利技术涉及生成抑制字线电压的电路和方法。
技术介绍
静态随机存取存储器(static random access memory, SRAM)是易失性半导体存储器，该静态随机存取存储器使用不需要更新的双稳态电路存储数据位。因为SRAM单元存储由两个交叉连接的反相器的逻辑状态所表示的信息的一个比特位，所以将SRAM单元称为位单元。存储阵列包括多个配置成行和列的位单元。存储阵列中的每个位单元通常包括与电源电压的连接和与参考电压的连接。位线上的逻辑信号控制对于位单元的读取和写入，字线控制位线与反相器的连接，否则该位线悬空。字线可以连接至存储阵列的行内的多个位单元，其中，将不同字线提供给不同的行。被称为六晶体管(six-transistor，6T)的SRAM结构中的位单元包括存取晶体管对PGl和PG2，由字线上的信号进行切换并且具体地，在读和写操作期间通过位线上的信号连接至交叉连接的反相器的互补节点来提供对于交叉连接的反相器对的存取。PGl和PG2中的“PG”可以代表“传输门(passing gate) ”，因为当晶体管PGl和PG2的栅极端处的字线信号变为真(通常，对于NMOS FET的栅极为逻辑高电平)时，这两个晶体管将位线上的信号传递至交叉连接的反相器的节点。在待命模式期间，字线WL无效(逻辑低)，存取晶体管PGl和PG2将位单元与位线断开。交叉连接的反相器与电源连接并彼此增强以维持两个可能的逻辑状态之一，其中，通过反相器的一个节点处的电压表示存储数据位，并且通过反相器的另一节点处的电压表示互补存储数据位。众所周知，当互补的数据值存储两个节点的每个节点中时，其中存储在两个节点之一中的比特位被称为存储在位单元中的位值。对于读操作，将位单元的两条位线预充电为高电平，并且字线WL有效。将在两个节点(存储位单元的数据位的节点，每个均是众所周知的)的一个中所存储的数据位传递到一条位线BL上，并且将在另一个节点中的数据位传递到另一条位线BLB(表示“位线杆(bit line bar)”，或互补位线)。感测放大器辨别出BL和BLB中的哪个更高哪个更低，从而确定存储在位单元中的逻辑值。对于写操作，当字线WL有效时，将要写入的值提供给BL，将要写入的值的补码值提供给BLB。在读操作(读周期)过程中，正确的(预期的)功能是，在进行读取时，位单元的存储节点中的数据保持不变。但在某些情况下，存储节点可能进行不期望的交换(swap)逻辑值，导致位单元从一个逻辑状态翻转到另一个。这种不期望的现象被称为“读翻转”，可能由各种因素造成，例如，存储器件不匹配(例如，形成位单元的晶体管的强度不平衡)或者当字线有效时，大量的电荷涌入存储节点，从而损坏(overwhelming)器件。读翻转引入了存储于SRAM中的数据的错误。解决读翻转问题的公知方法是减少字线有效的恒定电压电平。这种方法被称为“欠驱动(under-drive)”，因为与正常驱动字线的电平相比，以较低水平驱动字线(即，以正常电平的电压电平驱动WL)。例如，如果在整个读或写周期期间，通常以5V的恒定电压驱动字线，欠驱动情况可能涉及在整个周期期间以4V的恒定水平(或一些其他的低于5V的恒定电压)驱动字线。电源电压与位单元也有关。SRAM位单元可以起作用的最低VDD电压(正电源电压)被称为VCCmin。具有接近VCCmin的较低的单元VDD降低泄漏电流，并且也降低了读翻转的发生率。具有较高的单元VDD改进了成功写操作的概率。通过选择恒定WL欠驱动电平的电压，一种方法可能寻求读VCCmin和写VCCmin之间的平衡(折中)。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种用于提供抑制字线电压的字线驱动电路，包括开关，被配置成选择性地将字线加载至抑制字线电压节点；以及字线充电电路，连接在高电源节点和所述抑制字线电压节点之间，所述字线充电电路包括第一晶体管器件，响应于控制脉冲，将所述抑制字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持所述抑制字线电压。在该字线驱动电路中，所述开关包括CM0S反相器，连接在所述抑制字线电压节点和接地节点之间。在该字线驱动电路中，所述控制脉冲具有脉冲长度，从而使得在所述抑制字线电压节点达到所述高电源节点的电压之前，所述第一晶体管器件截止。该字线驱动电路进一步包括控制脉冲生成电路，所述控制脉冲生成电路包括延迟单元，所述延迟单元用于提供与所述控制脉冲的所述脉冲长度相对应的延迟。在该字线驱动电路中，所述第一晶体管器件是PMOS晶体管，所述第一晶体管器件具有源极端，连接至所述高电源节点；漏极端，连接至所述抑制字线电压节点；以及栅极端，连接至所述控制脉冲。在该字线驱动电路中，所述第二晶体管器件是连接成二极管的PMOS晶体管。在该字线驱动电路中，所述连接成二极管的PMOS晶体管具有源极端，连接至所述高电源节点；以及漏极端和栅极端，连接至所述抑制字线电压节点。在该字线驱动电路中，所述第二晶体管器件是PMOS晶体管，所述第二晶体管器件的驱动能力低于所述第一晶体管器件的驱动能力。在该字线驱动电路中，所述第二晶体管器件小于所述第一晶体管器件。根据本专利技术的另一方面，提供了一种生成抑制字线电压的方法，包括以下步骤将字线连接至抑制字线电压节点；通过第一晶体管器件将所述抑制字线电压节点充电至抑制字线电压；在所述抑制字线电压节点达到所述抑制字线电压以后，所述第一晶体管器件截止；以及在所述第一晶体管器件截止以后，使用第二晶体管器件将所述抑制字线电压节点维持在所述抑制字线电压。该方法进一步包括提供控制脉冲的步骤，所述控制脉冲用于控制所述第一晶体管器件。在该方法中，所述控制脉冲具有脉冲长度，从而使得在所述抑制字线电压节点达到所述第一晶体管器件连接的高电源节点的电压之前，所述第一晶体管器件截止。在该方法中，所述第二晶体管器件是连接成二极管的PMOS晶体管。在该方法中，所述第二晶体管器件的驱动能力低于所述第一晶体管器件的驱动能力。根据本专利技术的又一方面，提供了一种静态随机存取存储器(SRAM)，包括静态随机存取存储器(SRAM)的第一位单元，包括交叉连接的反相器，被配置成存储和取回逻辑状态；字线，连接至所述第一位单元，其中，所述第一位单元通过由所述字线控制的所述第一位单元的传输门晶体管经由位线连接件可进行存取；字线驱动电路，被配置成提供所述字线的字线信号以在存储器存取周期期间驱动所述第一位单元，所述字线驱动电路包括开关，被配置成选择性地将字线加载至抑制字线电压节点；以及字线充电电路，连接在高电源节点和所述抑制字线电压节点之间，所述字线充电电路包括第一晶体管器件，响应于控制脉冲，将所述抑制字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持所述抑制字线电压。在该SRAM中，所述控制脉冲具有脉冲长度，从而使得在所述抑制字线电压节点达到所述高电源节点的电压之前，所述第一晶体管器件截止。该SRAM进一步包括控制脉冲生成电路,所述控制脉冲生成电路包括延迟单元，所述延迟单元用于提供与所述控制脉冲的所述脉冲长度相对应的延迟。在该SRAM中，所述第一晶体管器件是PMOS晶体管，所述第一晶体管器件具有源极端，连接至所述高电源节点；漏极端，连接至所述抑制字线电压节点本文档来自技高网...

【技术保护点】
一种用于提供抑制字线电压的字线驱动电路，包括：开关，被配置成选择性地将字线加载至抑制字线电压节点；以及字线充电电路，连接在高电源节点和所述抑制字线电压节点之间，所述字线充电电路包括：第一晶体管器件，响应于控制脉冲，将所述抑制字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持所述抑制字线电压。

【技术特征摘要】
2011.10.05 US 13/253,1101.一种用于提供抑制字线电压的字线驱动电路，包括 开关，被配置成选择性地将字线加载至抑制字线电压节点；以及字线充电电路，连接在高电源节点和所述抑制字线电压节点之间，所述字线充电电路包括第一晶体管器件，响应于控制脉冲，将所述抑制字线电压节点充电至抑制字线电压；和第二晶体管器件，用于维持所述抑制字线电压。2.根据权利要求1所述的字线驱动电路，其中，所述开关包括=CMOS反相器，连接在所述抑制字线电压节点和接地节点之间。3.根据权利要求1所述的字线驱动电路，其中，所述控制脉冲具有脉冲长度，从而使得在所述抑制字线电压节点达到所述高电源节点的电压之前，所述第一晶体管器件截止；以及 进一步包括控制脉冲生成电路，所述控制脉冲生成电路包括延迟单元，所述延迟单元用于提供与所述控制脉冲的所述脉冲长度相对应的延迟。4.根据权利要求1所述的字线驱动电路，其中，所述第一晶体管器件是PMOS晶体管，所述第一晶体管器件具有源极端，连接至所述高电源节点；漏极端，连接至所述抑制字线电压节点；以及栅极端，连接至所述控制脉冲；以及 其中，所述第二晶体管器件是连接成二极管的PMOS晶体管；以及其中，所述连接成二极管的PMOS晶体管具有源极端，连接至所述高电源节点；以及漏极端和栅极端，连接至所述抑制字线电压节点。5.根据权利要求4所述的字线驱动电路，其中，所述第二晶体管器件是PMOS晶体管，所述第二晶体管器件的驱动能力低于所述第一晶体管器件的驱动能力；以及 其中，所述第二晶体管器件小于所述第一晶体管器件。6.一种生成抑制字线电压的方法，包括以下步骤 将字线连接至抑制字线电压节点； 通过第一晶体管器件将所述抑制字线电压节点充电至抑制字线电压； 在所述抑制字线电压节点达到所述抑制字线电压以后，所述第一晶体管器件截止；以及 在所述第一晶体管器件截止以后，使用第二晶体管器件将所述抑制字线电压节点维持在所述抑制字线...

【专利技术属性】
技术研发人员：刘逸群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：