【技术实现步骤摘要】
本专利技术涉及动态随机访问存储单元,具体涉及一种冗余结构动态随机访问存储单J Li ο
技术介绍
DRAM (Dynamic Random Access Memory),即动态随机存取存储器,由于其密度和速度,DRAM作为存储器中最为常见的系统内存。然而在封装过程中一些微量放射性元素所放射出的高能粒子会影响存储电容中的储存电荷而改变储存资料。相对于元件因为绝缘层破坏或是导线短路而造成永久性故障的硬错误(Hard Error),由于这种因为高能粒子撞击而影响电容电荷的情形并非永久性破坏,因此这种破坏模式称为软错误(Soft Error).对于高容量DRAM而言,由于元件越来越小,电容的储存电荷量也越来越小,因此soft error的问题越来越严重,因此如何改善softError的问题将是提高DRAM集成度最大的挑战之一。随着空间技术的快速发展,越来越多的DRAM器件被应用到各类航天器和卫星的控制系统中。在空间辐射环境中,高能粒子(质子、中子、α粒子和其他重离子)引起的存储电路中的单粒子翻转(Single EventUpset, SEU),是各种航天器面临的最主要的 ...
【技术保护点】
一种冗余结构动态随机访问存储单元,其特征在于,包括:写控制开关管(M1)、存储管(M2)、读控制开关管(M3)、冗余开关管(M4)、冗余存储管(M5),第一动态漏电补偿管(MD1)以及第二动态漏电补偿管(MD2),其中,所述写控制开关管(M1)、所述冗余开关管(M4)栅极受写入时序(WWL)控制,漏极与写入位线(WBL)相连,源极分别与所述存储管(M2)、所述冗余存储管(M5)栅极相连,所述存储管(M2)、所述冗余存储管(M5)栅极与分别与所述写控制开关管(M1)、所述冗余开关管(M4)源极相连存储信息,源极接地,漏极都与所述读控制开关管(M3)漏极相连,所述读控制开关管( ...
【技术特征摘要】
1.一种冗余结构动态随机访问存储单元,其特征在于,包括: 写控制开关管(Ml)、存储管(M2)、读控制开关管(M3)、冗余开关管(M4)、冗余存储管(M5),第一动态漏电补偿管(MDl)以及第二动态漏电补偿管(MD2), 其中,所述写控制开关管(Ml )、所述冗余开关管(M4)栅极受写入时序(WffL)控制,漏极与写入位线(WBL)相连,源极分别与所述存储管(M2)、所述冗余存储管(M5)栅极相连, 所述存储管(M2)、所述冗余存储管(M5)栅极与分别与所述写控制开关管(Ml)、所述冗余开关管...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。