【技术实现步骤摘要】
本专利技术属于集成电路
，涉及降低单元功耗的技术，为一种低电压工作的SRAM的存储单元电路。
技术介绍
当下从电子产品到因特网的共享服务器，以及网络设备，控制功耗成为增加功能的主要限制，而供电电压又是决定功耗的重要的因素，而电源电压的降低的最大的障碍是嵌入的SRAM模块的最低的工作电压。存储单元阵列电路是SRAM的重要的组成部分，也往往是系统设计的功耗的瓶颈，市场对各种便携式设备使用需求的不断提高对存储单元整列的降低功耗技术也提出了更高的要求。在新一代的集成电路设计中，为了达到降低功耗的设计目标，设计者常常使用多路电压方法允许使用不同电压的设计分实体或块，而随之引入的低电压逻辑，带来低电压的引入，就会导致失效率的增加。由于存储器是数字电路设计的重要的组成部分，它的失效率将会直接影响系统的良率。虽然通过器件尺寸的调节可以满足一定的设计需要，但是单纯的靠调节器件尺寸来实现设计目标已变得不是那么的现实，存储单元结构的设计也成为关键。
技术实现思路
本专利技术要解决的问题是在保证良率的情况下，通过降低存储单元的工作电压来降低功耗。本专利技术的技术方案为一种低电压工作的...
【技术保护点】
一种低电压工作的SRAM的存储单元电路，其特征是包括2个PMOS管MP1、MP2，6个NMOS管MN1～MN6，以及2个控制端口cont和Colum；电路结构采用单端读写的双端口结构：MP1管的源端连接电源电压VDD，其漏端连接至MN5管的源端、MN3管的漏端、MP2管的栅端和MN2的栅端，其栅端连接至MN1管的栅端、MN2管的漏端、MP2的漏端以及MN6管的源端；MP2管的源端连接电源电压VDD；MN1管的源端连接接地电压VSS，其漏端接MN3管的源端；MN2管的源端接VSS；MN3管的栅端接控制端口cont；MN4管的源端接MN5管的漏端，其漏端接位线BL，栅端接控制端...
【技术特征摘要】
1.一种低电压工作的SRAM的存储单元电路，其特征是包括2个PMOS管MP1、MP2，6个NMOS管丽I MN6，以及2个控制端口 cont和Colum ;电路结构采用单端读写的双端口结构: MPl管的源端连接电源电压VDD，其漏端连接至丽5管的源端、丽3管的漏端、MP2管的栅端和丽2的栅端，其栅端连接至MNl管的栅端、丽2管的漏端、MP2的漏端以及MN6管的源端; MP2管的源端连接电源...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。