非易失高抗单粒子的配置存储器单元，涉及集成电路技术。本发明专利技术包括组成4级DICE结构的8个MOS管、选通MOS管和PL板线，其特征在于，在DICE结构的4个节点中，至少有两个节点作为铁电连接节点，所述铁电连接节点是指通过铁电电容连接到PL板线的节点。本发明专利技术采用DICE结构加上铁电电容能够构成非易失的FPGA，从而相比SRAM型FPGA，省去了外部配置存储器，简化了系统，大幅增加非易失FPGA的抗单粒子能力。
【技术实现步骤摘要】
本专利技术涉及集成电路技木。
技术介绍
电子系统在航天领域的应用越来越广泛，而空间辐射环境对电子系统的影响是不可忽视的。辐射会使器件的性能參数发生退化，以至失效，影响卫星的可靠运行，缩短卫星的寿命。据卫星资料统计，其异常记录中有70%是由空间辐射环境引起的。随着航天电子技术的发展，现场可编程门阵列(FPGA)受到越来越多的关注，FPGA将半定制的门阵列电路的优点和可编程逻辑器件的用户可编程特性两者结合在一起，使设计的电子产品达到了集成化、小型化、可靠性高、速度快，而且为设计者提供系统内可再編程的能力，使新一代电子系统具有极强的灵活性和适应性。FPGA的结构主要分为三部分可编程逻辑块，可编程I/O模块、可编程内部连线。可编程逻辑块和可编程互连资源的构造主要有两种类型即查找表类型和多路开关型。查找表型FPGA的可编程逻辑单元是由功能为查找表的静态存贮器(SRAM)构成函数发生器，由它来控制执行FPGA应用函数的逻辑。多路开关型可编程逻辑块的基本构成是一个多路开关的配置。在多路开关的每个输人接到固定电平或输入信号时，可实现不同的逻辑功能。大量的多路开关和逻辑门连接起来，可以构成实现大量函数的逻辑块。基于SRAM型的FPGA中较严重的辐射效应为配置翻转。具有一定能量的重粒子与存储器或者逻辑电路PN结发生碰撞，在重粒子运动轨迹周围形成的电荷被灵敏电极收集并行成瞬态电流，如果电流超过一定值就会触发逻辑电路，形成逻辑状态的翻转，可能导致对集成电路控制能力的丧失。当受到重离子辐射时，器件会明显地失去所有的功能，直到电源重新启动。如果SRAM中装载了错误的配置将会毁坏器件。基于SRAM型FPGA的抗辐射加固措施包括エ艺加固和电路设计加固。本文基于美国专利US 6924663B2 “铁电配置存储器用于可编程逻辑器件”，复旦大学论文“铁电存储器在FPGA中应用的初歩研究”和国防科技大学论文“基于DICE単元的抗SEU加固SRAM设计”提出了 “ー种采用铁电配置存储器的抗辐照非易失FPGA”，将DICESRAM与铁电电容结合，构建FPGA的可编程逻辑模块，内部连线，I/O输出，来提供特定的逻辑功能，并达到抗辐照和非易失存储的效果。现有技术一如图1、2。日本富士通，美国专利(专利号US 6924663B2，授权日2005年8月2日)“铁电配置存储器用于可编程逻辑器件”中提出铁电电容加在SRAM存储単元上构成可编程逻辑器件，在系统掉电时将配置信息存储到铁电电容上，上电时自动由铁电电容上存储的信息完成SRAM的配置，无需外部配置存储器(比如EEPR0M)，因此该器件既具备非易失存储特性，又具有SRAM FPGA的运行速度。该专利虽然提出了非易失SRAM型FPGA结构，但是基于传统SRAM结构的该FPGA并不具备抗辐照，特别是抗单粒子性能。现有技术ニ 參见图3。复旦大学的严杰鋒，林茵殷，汤庭鳌，程旭，于2003年12月发表题为“铁电存储器在FPGA中应用的初歩研究”的学术论文，文中提出了ー种基于铁电存储器编程的非易失FPGA，它主要是针对基于SRAM的FPGA的掉电易失性问题提出的。文章在采用传统2T-2C结构的铁电存储单元的基础上完成数据的编程操作，通过对文中提及的两种单元电路的仿真模拟，实现了编程数据的掉电保护、上电恢复的非挥发功能，初步验证了基于FRAM编程的非挥发FPGA思想的正确性和可行性。该论文虽然提出了非易失SRAM型FPGA结构，但是同样基于传统SRAM结构的该FPGA并不具备抗辐照，特别是抗单粒子性能，无法应用到抗辐照领域。现有技术三參见图4。国防科技大学的孙永节，刘必慰，于2012年8月发表的“基于DICE单元的抗SEU加固SRAM设计”学术论文，文中提出DICE单元是一种有效的SEU加固方法，但是，基于DICE単元的SRAM在读写过程中发生的SEU失效以及其外围电路中发生的失效，仍然是加固SRAM中的薄弱环节。针对这些问题，提出了分离位线结构以解决DICE単元读写过程中的翻转问题，并采用双模冗余的锁存器加固方法解决外围电路的SEU问题。模拟表明该方法能够有效弥补传统的基于DICE単元的SRAM的不足。该论文虽然提 出了改进后的DICE SRAM抗辐照単元，但是该存储器并不是非易失的，同时随着芯片加工线宽的逐渐减小，DICE単元抗辐照效果会随着晶体管的密度不断増加而减弱，文中也没有提及该结构可应用于FPGA领域。本专利技术涉及的缩略语和关键术语定义DICE Dual Interlocked storage Cell,双互锁存储单兀FPGA Field Programmable Gate Array,现场可编程门阵列SRAM Static Random Access Memory,浄态随机存储器SEU :Single Event Upset,单粒子翻转FRAM !Ferroelectric Random Access Memory,铁电随机存储器2T-2C Two Transistor Two Capacitor, 2 个晶体管 2 个电容LUT Look Up Table,查找表MOSFET Metal Oxide Silicon Field Effect Transistor,金属氧化物半导体场效应晶体管NMOS N型金属氧化物半导体场效应晶体管PMOS P型金属氧化物半导体场效应晶体管
技术实现思路
本专利技术所要解决的技术问题是，提供ー种具有增强非易失FPGA抗单粒子能力的非易失高抗单粒子的配置存储器単元。本专利技术解决所述技术问题采用的技术方案是，非易失高抗单粒子的配置存储器单元，包括组成4级DICE结构的8个MOS管、选通MOS管和PL板线，其特征在于，在DICE结构的4个节点中，至少有两个节点作为铁电连接节点，所述铁电连接节点是指通过铁电电容连接到PL板线的节点。进ー步的说，在DICE结构的4个节点中，前后两端的两个节点作为铁电连接节点。或者，以中间的两个节点作为铁电连接节点。更进一歩的，每ー个铁电连接节点通过ー个铁电电容连接到第一条PL板线，还通过另ー个铁电电容连接到第二条PL板线。更进ー步的，在在DICE结构的4个节点中,第一节点和第四节点为铁电连接节点，第一节点通过第九选通MOS管M9连接到第一位线BL，第ニ节点通过第i^一选通MOS管Mll连接到第二位线 BL，第三节点通过第十二选通MOS管M12连接到第一位线BL，第四节点通过第十选通MOS管MlO连接到第二位线 BL，各选通MOS管的栅极接字线WL。本专利技术的有益效果是(I)DICE SRAM结构并不影响FPGA运行的速度。(2)铁电电容制作在晶体管的上面，并不会増加芯片面积。(3)DICE结构加上铁电电容能够构成非易失的FPGA，从而相比SRAM型FPGA，省去了外部配置存储器，简化了系统。(4) DICE结构虽然能够抗单粒子辐射，但是在エ艺尺寸不断减小时，2位或多位翻 转会减弱DICE抗单粒子能力，而铁电电容的高抗辐照能力有效的补偿了 DICE结构的弱点，因此两者的结合能够大幅増加非易失FPGA的抗单粒子能力。附图说明图1、2是现有技术ー的示意图。图3是现有技术ニ的示意图。图4是现有技术三的示意图。图5为本专利技术所述的实施例1的结构示意图。图6本文档来自技高网...
【技术保护点】
非易失高抗单粒子的配置存储器单元，包括组成4级DICE结构的8个MOS管、选通MOS管和PL板线，其特征在于，在DICE结构的4个节点中，至少有两个节点作为铁电连接节点，所述铁电连接节点是指通过铁电电容连接到PL板线的节点。
【技术特征摘要】
1.非易失高抗单粒子的配置存储器单元，包括组成4级DICE结构的8个MOS管、选通MOS管和PL板线，其特征在于，在DICE结构的4个节点中，至少有两个节点作为铁电连接节点，所述铁电连接节点是指通过铁电电容连接到PL板线的节点。2.如权利要求1所述的非易失高抗单粒子的配置存储器单元，其特征在于，在DICE结构的4个节点中，前后两端的两个节点作为铁电连接节点。3.如权利要求1所述的非易失高抗单粒子的配置存储器单元，其特征在于，在DICE结构的4个节点中，中间的两个节点作为铁电连接节点。4.如权利要求1所述的非易失高抗单粒子的配置存储...
【专利技术属性】
技术研发人员：胡滨，李威，李平，翟亚红，刘俊杰，刘洋，辜科，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。