用于EEPROM灵敏放大器的时序控制产生电路制造技术

本发明专利技术公开了一种用于EEPROM灵敏放大器的时序控制产生电路，包括第一CMOS反相器、第二CMOS反相器、延迟电容、镜像电流和一个由NMOS组成的延迟电容的放电路径。延迟电容通过第一CMOS反相器的输出端进行充电。延迟电容的放电电流路径包括电流大小固定的镜像电流和由NMOS管组成的另一条电流路径。NMOS管的放电路径的电流大小能够随着电源的电压变化而变化，当电源电压降低并使延迟电容减少时，延迟电路的放电电流会随之减少，使电源电压在降低前后延迟电容的放电时间的差值会减少，有利于灵敏放大器的读取。

【技术实现步骤摘要】
用于EEPROM灵敏放大器的时序控制产生电路
本专利技术涉及一种半导体集成电路，特别是涉及一种用于EEPROM灵敏放大器的时序控制产生电路。
技术介绍
在电可擦写只读存储器（ElectricallyErasableProgrammableRead-OnlyMemory，EEPROM）的设计中，往往需要设计灵敏放大器（SA）来实现EEPROM的读取，灵敏放大器是通过放大EEPROM的位线上微小信号的变化而读取EEPROM存储单元中的数据。灵敏放大器包括预充电、信号转换与放大、锁存等工作状态，为了实现各种工作状态间的切换，需要通过一时序控制产生电路产生的时序信号来控制，即通过该时序控制产生电路产生的时序，最后来控制EEPROM的读取过程。即通过时序信号的控制，使SA能正确按照地址建立，预充电，信号读取以及锁存的这一过程动作，时序信号的延迟长短决定了各个过程的动作时间。如图1所示，是现有用于EEPROM灵敏放大器的时序控制产生电路图；现有用于EEPROM灵敏放大器的时序控制产生电路包括：由PMOS管M3和NMOS管M2组成的第一反相器，PMOS管M3和NMOS管M2的栅极相连接并接输入信号IN，PMOS管M3和NMOS管M2的漏极相连接并作为第一反相器的输出端OUTb；PMOS管M3的源极接电源vpwr；NMOS管M2的源极接一镜像电源。镜像电源电路包括电流源I和NMOS管M0和M1，NMOS管M0和M1的源极都接地vgnd，NMOS管M0的漏极和栅极都和NMOS管M1的栅极相连，NMOS管M0的漏极输入电流源I，NMOS管M1的漏极提供电流源I的镜像电流，NMOS管M1的漏极连接NMOS管M2的源极。由PMOS管M4和NMOS管M5组成的延迟电容，PMOS管M4的源漏极都接电源vpwr、栅极接第一反相器的输出端；NMOS管M5的源漏极都接地vgnd、栅极接第一反相器的输出端。由PMOS管M6和NMOS管M7组成的第二反相器，PMOS管M6和NMOS管M7的栅极连接在一起并连接第一反相器的输出端，PMOS管M6和NMOS管M7的漏极连接在一起并作为输出输出信号OUT。现有时序控制产生电路中，输入信号IN是时钟信号（CLK信号），来自电路的读取速度ACLK。输出信号OUT也为一个时钟信号，且为输入信号IN的一个延迟信号，输出信号OUT和输入信号IN之间的延迟时间（delaytime）的大小由延迟电容的充放电的时间决定。在EEPROM的整个读取过程，该现有时序控制产生电路会被调用三次，分别用来产生地址建立的时间，预充电的时间和sense数据的时间。通过将输出信号OUT接入到SA各个动作的控制管上实现对SA的工作过程的控制，比如要作预充电，信号会控制打开预充电的通路，进行预充电动作，充电时间由现有时序控制产生电路的输出信号OUT和输入信号IN之间的delaytime决定，经过delaytime，关闭预充电通路。现有用于EEPROM灵敏放大器的时序控制产生电路的工作过程如下：当输入信号IN为地vgnd时，PMOS管M3导通，对由PMOS管M4和NMOS管M5组成的延迟电容被充电直至输出端OUTb的电位为电源vpwr电压。当输入信号IN为电源vpwr电压时，NMOS管M2晶体管打开，电流源电流I从NMOS管M0镜像到NMOS管M1，利用电流I的镜像电流对PMOS管M4和NMOS管M5电容放电。放电时，输出端OUTb的电位下降，降到可以打开PMOS管M6，使得输出端OUT的电平翻转。在现有电路中，如果电源vpwr的电压越低，PMOS管M4和NMOS管M5的电容越小，经稳定的电流I的镜像电流的放电，放电时间即delaytime也越短即输出信号和输入信号之间的上升沿延迟时间也会越短。在现有电路中，最短的时序时间Tmin即输出信号和输入信号之间的最小的上升沿延迟时间会出现在低压，高温；最长的时序时间Tmax即输出信号和输入信号之间的最大的上升沿延迟时间会出现在高压，低温。时序时间Tmax和Tmin的偏差越大，对EEPROM的读取电路越不利，原因为：随着低压EEPROM的电源电压的降低，最短的时序时间Tmin也随之缩短，但是灵敏放大器在电源电压越低时，需要更长的时间来读取数据如读取数据时需要更长的预充电时间，所以现有电路在电源电压降低时对读取数据不利。
技术实现思路
本专利技术所要解决的技术问题是提供一种用于EEPROM灵敏放大器的时序控制产生电路，能使延迟电容的放电电流随着电源电压变化而变化，使延迟电容的放电时间稳定，有利于灵敏放大器的读取。为解决上述技术问题，本专利技术提供的用于EEPROM灵敏放大器的时序控制产生电路包括：由第一PMOS管和第一NMOS管连接形成的第一CMOS反相器，所述第一PMOS管和所述第一NMOS管的栅极相连并作为所述第一CMOS反相器的输入端，该输入端连接输入信号；所述第一PMOS管和所述第一NMOS管的漏极相连并作为所述第一CMOS反相器的输出端；所述第一PMOS管的源极接电源，所述第一NMOS管的源极连接一镜像电流。第二CMOS反相器，所述第二CMOS反相器的输入端连接所述第一CMOS反相器的输出端，所述第二CMOS反相器的输出端输出输出信号。延迟电容，和所述第一CMOS反相器的输出端相连接。第二NMOS管，所述第二NMOS管的漏极连接所述第一CMOS反相器的输出端，所述第二NMOS管的源极接地，所述第二NMOS管的栅极连接所述输入信号。当所述输入信号为接地电压的低电平时，所述延迟电容充电。当所述输入信号为电源电压的高电平时，所述延迟电容通过由所述第一NMOS管和所述镜像电流组成的第一电流路径以及由所述第二NMOS管组成的第二电流路径放电；所述第一电流路径的放电电流固定，所述第二电流路径的放电电流大小随所述电源的电压增加而增加、以及随所述电源的电压减少而减少。进一步的改进是，所述延迟电容包括第二PMOS管和第三NMOS管；所述第二PMOS管的源漏极都连接电源，所述第二PMOS管的栅极连接所述第一CMOS反相器的输出端；所述第三NMOS管的源漏极都接地，所述第三NMOS管的栅极连接所述第一CMOS反相器的输出端。进一步的改进是，所述镜像电流由第一电流源、第四NMOS管和第五NMOS管产生，所述第四NMOS管和所述第五NMOS管的源极都接地，所述第四NMOS管的漏极和栅极都和所述第五NMOS管的栅极连接，所述第四NMOS管的漏极输入所述第一电流源，所述第五NMOS管的漏极连接所述第一NMOS管的源极并提供所述第一电流源的所述镜像电流。进一步的改进是，所述第二CMOS反相器由第三PMOS管和第六NMOS管组成，所述第三PMOS管和所述第六NMOS管的栅极相连并作为所述第二CMOS反相器的输入端；所述第三PMOS管和所述第六NMOS管的漏极相连并作为所述第二CMOS反相器的输出端；所述第三PMOS管的源极接电源，所述第六NMOS管的源极接地。和现有技术相比，本专利技术的延迟电容的放电电流路径包括两条，一条电流路径的电流大小固定，另一条电流路径的电流大小能够随着电源的电压增加而增加以及减少而减少，这样当电源电压降低并使延迟电容减少时，延迟电路的放电电流会随之减少，从而使延迟电容的放电时间相对保持稳定即电源电压本文档来自技高网...

【技术保护点】
一种用于EEPROM灵敏放大器的时序控制产生电路，其特征在于，包括：由第一PMOS管和第一NMOS管连接形成的第一CMOS反相器，所述第一PMOS管和所述第一NMOS管的栅极相连并作为所述第一CMOS反相器的输入端，该输入端连接输入信号；所述第一PMOS管和所述第一NMOS管的漏极相连并作为所述第一CMOS反相器的输出端；所述第一PMOS管的源极接电源，所述第一NMOS管的源极连接一镜像电流；第二CMOS反相器，所述第二CMOS反相器的输入端连接所述第一CMOS反相器的输出端，所述第二CMOS反相器的输出端输出输出信号；延迟电容，和所述第一CMOS反相器的输出端相连接；第二NMOS管，所述第二NMOS管的漏极连接所述第一CMOS反相器的输出端，所述第二NMOS管的源极接地，所述第二NMOS管的栅极连接所述输入信号；当所述输入信号为接地电压的低电平时，所述延迟电容充电；当所述输入信号为电源电压的高电平时，所述延迟电容通过由所述第一NMOS管和所述镜像电流组成的第一电流路径以及由所述第二NMOS管组成的第二电流路径放电；所述第一电流路径的放电电流固定，所述第二电流路径的放电电流大小随所述电源的电压增加而增加、以及随所述电源的电压减少而减少。...

【技术特征摘要】
1.一种用于EEPROM灵敏放大器的时序控制产生电路，其特征在于，包括：由第一PMOS管和第一NMOS管连接形成的第一CMOS反相器，所述第一PMOS管和所述第一NMOS管的栅极相连并作为所述第一CMOS反相器的输入端，该输入端连接输入信号；所述第一PMOS管和所述第一NMOS管的漏极相连并作为所述第一CMOS反相器的输出端；所述第一PMOS管的源极接电源，所述第一NMOS管的源极连接一镜像电流；第二CMOS反相器，所述第二CMOS反相器的输入端连接所述第一CMOS反相器的输出端，所述第二CMOS反相器的输出端输出输出信号；延迟电容，和所述第一CMOS反相器的输出端相连接；第二NMOS管，所述第二NMOS管的漏极连接所述第一CMOS反相器的输出端，所述第二NMOS管的源极接地，所述第二NMOS管的栅极连接所述输入信号；当所述输入信号为接地电压的低电平时，所述延迟电容充电；当所述输入信号为电源电压的高电平时，所述延迟电容通过由所述第一NMOS管和所述镜像电流组成的第一电流路径以及由所述第二NMOS管组成的第二电流路径放电；所述第一电流路径的放电电流固定，所述第二电流路径的放电电流大小随所述电源的电压增加而增加、以及随所述电源的电压减少而减少。2.如权利...

【专利技术属性】
技术研发人员：傅俊亮，冯国友，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31