静电保护电路制造技术

本发明专利技术公开了一种静电保护电路，包括：寄生可控硅和触发电路；第一PLDMOS包括体区，漂移区，栅极结构、第一源端P+扩散区、第一源端N+扩散区、第一漏端P+扩散区。第一PLDMOS中通过插入第一漏端N+扩散区形成寄生可控硅；栅极结构、第一源端N+扩散区和第一源端P+扩散区连接在一起形成阳极，阳极连接静电端；第一漏端N+扩散区接地形成阴极；第一漏端P+扩散区作为触发电极，第一漏端P+扩散区和第一漏端N+扩散区之间连接有第一电阻；触发电路连接在阳极和触发电极之间；当无静电时，触发电路关闭；当有静电时，触发电路导通并触发寄生可控硅导通。本发明专利技术能调节电路的可控硅的触发电压，从而能有效保护住被保护的内部高压器件。

Electrostatic protection circuit

【技术实现步骤摘要】
静电保护电路
本专利技术涉及一种半导体集成电路，特别是涉及一种静电保护电路。
技术介绍
如图1所示，是静电保护电路的应用电路图；静电保护电路102设置在输入输出焊垫101和地之间，当输入输出焊垫101中出现静电时静电保护电路102被触发并对静电进行泄放，从而实现对内部电路103的保护。如图2所示，是现有静电保护电路的剖面结构示意图；图2所示电路采用高压PLDMOS结构，在P型半导体衬底如硅衬底201上形成有由高压N阱组成的体区202和由高压P阱组成的漂移区203，栅介质层如栅氧化层204和多晶硅栅205覆盖在体区202表面并延伸到漂移区203表面。形成于体区202中的P+区组成的源区206和多晶硅栅205的第一侧面自对准，形成于体区202中的P+区组成体区引出区209，源区206和体区引出区209之间隔离有场氧化层210b。在漂移区203中形成有由P+区组成的漏端P+扩散区207和由N+区组成的漏端N+扩散区208，漏端P+扩散区207和多晶硅栅205之间相隔一定距离且隔离有一个场氧化层210a。源区206、体区引出区209和多晶硅栅205都连接到静电端，电阻R101连接在多晶硅栅205和静电端之间，漏端N+扩散区208连接到地GND。现有方法中，图2所示的由高压PLDMOS组成的高压可控硅(SCR)结构通常是外接结构，但是通常的SCR结构本身不具备调节触发电压的能力，有时无法有效保护住被保护的内部高压器件。
技术实现思路
本专利技术所要解决的技术问题是提供一种静电保护电路，能调节电路的可控硅的触发电压，从而能有效保护住被保护的内部高压器件。为解决上述技术问题，本专利技术提供的静电保护电路，包括：寄生可控硅和触发电路。所述寄生可控硅为第一PLDMOS的寄生结构。所述第一PLDMOS包括N型轻掺杂的体区，P型轻掺杂的漂移区，栅极结构。在所述体区中形成有由P+区组成的第一源端P+扩散区和由N+区组成的第一源端N+扩散区。在所述漂移区中形成有由P+区组成的第一漏端P+扩散区。所述漂移区中还形成有由N+区组成的第一漏端N+扩散区并通过插入所述第一漏端N+扩散区形成所述寄生可控硅。所述栅极结构、所述第一源端N+扩散区和所述第一源端P+扩散区连接在一起形成阳极，所述阳极连接静电端。所述第一漏端N+扩散区接地形成阴极。所述第一漏端P+扩散区作为触发电极，所述第一漏端P+扩散区和所述第一漏端N+扩散区之间连接有第一电阻。所述触发电路连接在所述寄生可控硅的所述阳极和所述触发电极之间。当所述静电端无静电时，所述触发电路关闭；当所述静电端有静电时，所述触发电路导通并形成从所述静电端到所述触发电极的触发电流，使所述寄生可控硅导通。进一步的改进是，所述触发电路包括第二PLDMOS，第二电阻和第一电容。所述第二PLDMOS的源极连接所述静电端、漏极连接所述触发电极。所述第二电阻的第一端连接所述静电端，所述第二电阻的第二端连接所述第二PLDMOS的栅极和所述第一电容的第一端，所述第一电容的第二端连接所述触发电极。进一步的改进是，所述第二PLDMOS为能耐受静电电压的高压器件。进一步的改进是，所述第一电容为能耐受静电电压的高压器件。进一步的改进是，所述第二电阻为多晶硅电阻或者掺杂的扩散电阻。进一步的改进是，所述触发电路形成使所述寄生可控硅导通的触发电压的可调结构。进一步的改进是，所述寄生可控硅导通的触发电压的可调结构包括所述第一电容，所述第一电容越大，所述触发电压越小。进一步的改进是，所述寄生可控硅导通的触发电压的可调结构包括所述第二电阻，所述第二电阻越大，所述触发电压越小。进一步的改进是，所述寄生可控硅导通的触发电压的可调结构包括所述第二PLDMOS的有效沟道宽度，所述第二PLDMOS的有效沟道宽度越小，所述触发电压越小。进一步的改进是，所述第一PLDMOS为能耐受静电电压的高压器件。进一步的改进是，所述体区由高压N阱组成，所述漂移区由高压P阱组成，所述高压N阱和所述高压P阱都形成于P型半导体衬底中，所述体区和所述漂移区横向接触。进一步的改进是，第一场氧形成在所述第一漏端P+扩散区和所述体区之间的所述漂移区的表面上，所述第一场氧的第一侧面和所述体区之间相隔有距离，所述第一场氧的第二侧面和所述第一漏端P+扩散区接触。在所述第一漏端P+扩散区和所述第一漏端N+扩散区之间形成有第二场氧。进一步的改进是，所述栅极结构覆盖在所述体区表面并横向延伸到所述第一场氧的表面上。进一步的改进是，所述第一源端P+扩散区和所述栅极结构的第一侧面自对准，所述第一源端P+扩散区和所述第一源端N+扩散区之间隔离有第三场氧。进一步的改进是，所述栅极结构由栅介质层和多晶硅栅叠加而成。所述第一电阻为多晶硅电阻或者掺杂的扩散电阻。本专利技术静电保护电路的SCR直接由高压P型LDMOS即第一PLDMOS通过插入第一漏端N+扩散区后寄生而成，不需要外接，且将SCR和触发电路相连，触发电路能实现对SCR的触发电压的调节，最后能调节电路的可控硅的触发电压，从而能有效保护住被保护的内部高压器件。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是静电保护电路的应用电路图；图2是现有静电保护电路的剖面结构示意图；图3是本专利技术实施例静电保护电路的剖面结构示意图；图4是本专利技术实施例静电保护电路的等效电路。具体实施方式如图3所示，是本专利技术实施例静电保护电路的剖面结构示意图；本专利技术实施例静电保护电路，包括：寄生可控硅302和触发电路304。所述寄生可控硅302为第一PLDMOS301的寄生结构。所述第一PLDMOS301包括N型轻掺杂的体区2，P型轻掺杂的漂移区3，栅极结构。在所述体区2中形成有由P+区组成的第一源端P+扩散区6和由N+区组成的第一源端N+扩散区9。在所述漂移区3中形成有由P+区组成的第一漏端P+扩散区7。所述漂移区3中还形成有由N+区组成的第一漏端N+扩散区8并通过插入所述第一漏端N+扩散区8形成所述寄生可控硅302。所述栅极结构、所述第一源端N+扩散区9和所述第一源端P+扩散区6连接在一起形成阳极，所述阳极连接静电端。所述第一漏端N+扩散区8接地形成阴极。所述第一漏端P+扩散区7作为触发电极，所述第一漏端P+扩散区7和所述第一漏端N+扩散区8之间连接有第一电阻R1。所述触发电路304连接在所述寄生可控硅302的所述阳极和所述触发电极之间。当所述静电端无静电时，所述触发电路304关闭；当所述静电端有静电时，所述触发电路304导通并形成从所述静电端到所述触发电极的触发电流，使所述寄生可控硅302导通。所述触发电路304包括第二PLDMOS303，第二电阻R2和第一电容C1。所本文档来自技高网...

【技术保护点】
1.一种静电保护电路，其特征在于，包括：寄生可控硅和触发电路；/n所述寄生可控硅为第一PLDMOS的寄生结构；/n所述第一PLDMOS包括N型轻掺杂的体区，P型轻掺杂的漂移区，栅极结构；/n在所述体区中形成有由P+区组成的第一源端P+扩散区和由N+区组成的第一源端N+扩散区；/n在所述漂移区中形成有由P+区组成的第一漏端P+扩散区；/n所述漂移区中还形成有由N+区组成的第一漏端N+扩散区并通过插入所述第一漏端N+扩散区形成所述寄生可控硅；/n所述栅极结构、所述第一源端N+扩散区和所述第一源端P+扩散区连接在一起形成阳极，所述阳极连接静电端；/n所述第一漏端N+扩散区接地形成阴极；/n所述第一漏端P+扩散区作为触发电极，所述第一漏端P+扩散区和所述第一漏端N+扩散区之间连接有第一电阻；/n所述触发电路连接在所述寄生可控硅的所述阳极和所述触发电极之间。/n

【技术特征摘要】
1.一种静电保护电路，其特征在于，包括：寄生可控硅和触发电路；
所述寄生可控硅为第一PLDMOS的寄生结构；
所述第一PLDMOS包括N型轻掺杂的体区，P型轻掺杂的漂移区，栅极结构；
在所述体区中形成有由P+区组成的第一源端P+扩散区和由N+区组成的第一源端N+扩散区；
在所述漂移区中形成有由P+区组成的第一漏端P+扩散区；
所述漂移区中还形成有由N+区组成的第一漏端N+扩散区并通过插入所述第一漏端N+扩散区形成所述寄生可控硅；
所述栅极结构、所述第一源端N+扩散区和所述第一源端P+扩散区连接在一起形成阳极，所述阳极连接静电端；
所述第一漏端N+扩散区接地形成阴极；
所述第一漏端P+扩散区作为触发电极，所述第一漏端P+扩散区和所述第一漏端N+扩散区之间连接有第一电阻；
所述触发电路连接在所述寄生可控硅的所述阳极和所述触发电极之间。


2.如权利要求1所述的静电保护电路，其特征在于：所述触发电路包括第二PLDMOS，第二电阻和第一电容；
所述第二PLDMOS的源极连接所述静电端、漏极连接所述触发电极；
所述第二电阻的第一端连接所述静电端，所述第二电阻的第二端连接所述第二PLDMOS的栅极和所述第一电容的第一端，所述第一电容的第二端连接所述触发电极。


3.如权利要求2所述的静电保护电路，其特征在于：所述第二PLDMOS为能耐受静电电压的高压器件。


4.如权利要求2所述的静电保护电路，其特征在于：所述第一电容为能耐受静电电压的高压器件。


5.如权利要求2所述的静电保护电路，其特征在于：所述第二电阻为多晶硅电阻或者掺杂的扩散电阻。


6.如权利要求2所述的静电保护电路，其特征在于：所述触发电路形成使所述寄生可控硅导通的触发电压的可调结构。


7.如权利...

【专利技术属性】
技术研发人员：苏庆，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31