产生集成电路布局图的方法技术

技术编号:24099001 阅读:24 留言:0更新日期:2020-05-09 11:55
一种产生集成电路布局图的方法,包括在第一列中布置具有第一单元高度的第一单元及在邻接第一列的第二列中布置具有高度小于第一单元高度的第二单元高度的第二单元。第一列及第二列沿第一方向延伸及相对于布线网格布置,布线网格包括沿第一方向的第一布线轨迹及沿垂直于第一方向的第二方向的第二布线轨迹。在沿第二布线轨迹延伸的每个第一单元内放置第一单元引脚。在每个第二单元中的选定通孔布局点上方放置第二单元引脚。至少一个第二单元引脚沿相应第二布线轨迹延伸跨过相应第二单元的边界且延伸至邻接相应第二单元的相应第一单元中。

The method of generating IC Layout

【技术实现步骤摘要】
产生集成电路布局图的方法
本案是关于一种产生集成电路布局图的方法,特别是关于一种产生具有不同单元高度的引脚的集成电路布局图的方法。
技术介绍
在过去的几十年中,半导体元件的缩放遵循莫耳定律。由于微影术及整合限制,制造制程中的进步无法独立地跟上恒定元件缩放趋势,因此布局设计技术亦帮助半导体元件的进一步缩放。
技术实现思路
根据本案的一实施例是关于一种产生集成电路布局图的方法,其特征在于,方法包括在第一列中布置具有第一单元高度的多个第一单元;在邻接第一列的第二列中布置具有第二单元高度的多个第二单元,第二单元高度小于第一单元高度,且第一列及第二列沿第一方向延伸并相对于布线网格布置,布线网格包含沿第一方向延伸的多个第一布线轨迹及沿第二方向延伸的多个第二布线轨迹,第二方向垂直于第一方向;在多个第一单元的每个第一单元内放置多个第一单元引脚,多个第一单元引脚中的每一者沿多个第二布线轨迹的相应第二布线轨迹延伸;以及,在多个第二单元的每个第二单元中的多个选定通孔布局点上方放置多个第二单元引脚,多个第二单元引脚中的至少一个第二单元引脚沿多个第二布线轨迹的相应第二布线轨迹延伸跨过多个第二单元的相应第二单元的边界且延伸至邻接相应第二单元的多个第一单元的相应第一单元中。附图说明当结合随附附图阅读时,将自下文的详细描述最佳地理解本案的一实施例的态样。应注意,根据工业中的标准实务,并未按比例绘制各特征。事实上,为了论述清楚,可任意增加或减小各特征的尺寸。图1是根据一实施例的产生集成电路(IC)的布局图的方法的流程图;图2A至图2F是根据一实施例的产生IC布局图的各阶段的布局图的描绘;图3是根据一实施例的产生IC的布局图的方法的流程图;图4A至图4C是根据一实施例的产生IC布局图的各阶段的布局图的描绘;图5是根据一实施例的电子设计自动化(electronicdesignautomation;EDA)系统的方块图;以及图6是根据一实施例的IC制造系统及与其相关联的IC制造流程的方块图。【符号说明】100、300产生集成电路布局图方法102、104、106、108、110、112、302、304、306、308、310步骤200A、200B、200C、200D、200E、200F、400A、400B、400C布局图202第一单元204第二单元206a~206e电力轨212A、214A顶部边界212B、214B底部边界212C、214C侧面边界220第一导电线222、224、226、228第一导电线232、234、236第二导电线240、240(1)~240(5)第一单元引脚242第一通孔250、250(1)~250(6)通孔布局点260第二单元引脚260'单元引脚260(1)、260(2)第二单元引脚262第二通孔270第一通孔布局点500电子设计自动化(EDA)系统502处理器504非暂时性计算机可读取储存媒体506计算机程序码(指令)507标准单元库508总线510I/O接口512网络接口514网络542使用者界面600IC制造系统620设计室622IC设计布局图630遮罩室632数据准备644遮罩制造645遮罩650IC制造商/制造者/fab/晶圆厂652晶圆制造653晶圆660装置具体实施方式以下揭示内容提供许多不同实施例或实例,以便实施所提供的标的的不同特征。下文描述部件、材料、值、步骤、操作、材料、布置或类似者的特定实例以简化本案的一实施例。当然,此等仅为实例且不欲为限制性。涵盖其他部件、值、操作、材料、布置或类似者。举例而言,在下文的描述中,第一特征形成于第二特征上方或第二特征上可包括以直接接触形成第一特征与第二特征的实施例,且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不处于直接接触的实施例。另外,本案的一实施例可在各实例中重复元件符号及/或字母。此重复是出于简化与清楚目的,且本身并不指示所论述的各实施例及/或配置之间的关系。此外,为了便于描述,本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外,空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本文所使用的空间相对性描述词。一些集成电路(integratedcircuit,IC)设计是基于自库中选择的单元集合。布局包括为特定用途定制的至少一个逻辑区块。逻辑区块是放置在垂直与水平布线轨迹的布线网格中的单元的布置。将诸如金属线的导电结构放置在布线轨迹上以提供单元之间的连接。通过自动布局与布线(automaticplacementandrouting,APR)工具执行IC布局的设计,此APR工具包括布局器及布线器,通过自标准单元库选择标准单元及根据许多设计规则对单元放置及布线。布局器决定集成电路的每个标准单元的最佳位置,且布线器最佳化输入/输出线的布线及标准单元之间的连接使得IC布局不会因输入/输出及其他布线而变得过度拥挤。布局器及布线器使用许多设计规则来决定将单元放置在何处及如何产生导线来连接所有单元。设计规则例如包括线的最小长度、线之间的最小间隔及类似者。在一些情况下,不满足设计规则有时导致制程相关问题,诸如由于光学接近而导致金属线之间的短路。单元的高度由单元的最上边缘与最下边缘之间延伸的水平轨迹数量决定。具有较小单元高度的单元用于实现高整合度及低功耗,而具有较高单元高度的单元用于高速操作。在一些逻辑区块中,标准单元具有相同单元高度以便于单元布局与布线。随着对适用于携带型电子应用的高速及低功率集成电路的需求增加,逻辑区块经修改为包括不同单元高度的标准单元。在此类混合单元设计中,在多列中布置标准单元,且在一列中仅放置具有相同高度的标准单元。在一个逻辑区块中使用不同单元高度的标准单元的混合单元设计帮助在集成电路布局设计中实现高速与低功率两者。然而,在混合单元设计中,用于在单元之间传输信号的单元引脚,诸如输入与输出引脚,忍受端点到端点间的间隔及引脚存取区域的实质性减小。因此,使用额外切削遮罩来执行单元布线。使用额外切削遮罩通常会导致制造成本增加。在一些实施例中,提供用于对不同单元高度的单元实施单元引脚布局与布线的布局设计方法。布局设计方法允许在相同逻辑区块中将高速单元及低功率单元的引脚放置及布线,而无需使用额外切削遮罩以便符合现有设计规则。因此,本案的一实施例的布局设计方法帮助在传统均匀单元高本文档来自技高网...

【技术保护点】
1.一种产生集成电路布局图的方法,其特征在于,该方法包含以下步骤:/n在一第一列中布置具有一第一单元高度的多个第一单元;/n在邻接该第一列的一第二列中布置具有一第二单元高度的多个第二单元,其中该第二单元高度小于该第一单元高度,且该第一列及该第二列沿一第一方向延伸并相对于一布线网格布置,该布线网格包含沿该第一方向延伸的多个第一布线轨迹及沿一第二方向延伸的多个第二布线轨迹,该第二方向垂直于该第一方向;/n在所述多个第一单元的每个第一单元内放置多个第一单元引脚,其中所述多个第一单元引脚中的每一者沿所述多个第二布线轨迹的一相应第二布线轨迹延伸;以及/n在所述多个第二单元的每个第二单元中的多个选定通孔布局点上方放置多个第二单元引脚,其中所述多个第二单元引脚中的至少一个第二单元引脚沿所述多个第二布线轨迹的一相应第二布线轨迹延伸跨过所述多个第二单元的一相应第二单元的一边界且延伸至邻接该相应第二单元的所述多个第一单元的一相应第一单元中。/n

【技术特征摘要】
20181031 US 62/753,427;20190830 US 16/556,9281.一种产生集成电路布局图的方法,其特征在于,该方法包含以下步骤:
在一第一列中布置具有一第一单元高度的多个第一单元;
在邻接该第一列的一第二列中布置具有一第二单元高度的多个第二单元,其中该第二单元高度小于该第一单元高度,且该第一列及该第二列沿一第一方向延伸并相对于一布线网格布置,该布线网格包含沿该第一方向延伸的多个第一...

【专利技术属性】
技术研发人员:萧锦涛曾健庭
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1