半导体器件制造技术

本实用新型专利技术涉及半导体技术领域，提出一种半导体器件、半导体器件的制造方法和测试方法。该半导体器件可以包括晶圆、划片道和多个时钟倍频电路；划片道相互垂直分布将晶圆分隔成若干芯片；多个时钟倍频电路设于划片道，其输出端与芯片连接。可以提供与芯片时钟频率一致的高频时钟，同时又不影响芯片的性能，功耗与面积；简化芯片的wafer级测试方案设计。

semiconductor device

【技术实现步骤摘要】
半导体器件
本技术涉及半导体
，尤其涉及一种半导体器件。
技术介绍
在芯片生产出后，需要对晶圆上的芯片工作电气特性进行测试，看是否正常工作并满足设计要求。在相关技术中，通常使用自动测试设备(AutomaticTestEquipment，ATE)进行测试。但是，由于相关技术中自动测试设备时钟频率的上限很多时候无法达到芯片工作时钟频率，使得自动测试设备无法对晶圆上的die(单颗芯片)进行有效的测试。因此，有必要设计一种新的半导体器件。所述
技术介绍
部分公开的上述信息仅用于加强对本技术的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本技术的目的在于克服上述现有技术中自动测试设备因提供时钟频率较低无法对晶圆中的die(单颗芯片)进行有效测试的不足，提供可以产生高频时钟信号对芯片有效地测量的半导体器件。本技术的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本技术的实践而习得。根据本技术的一个方面，一种半导体器件，包括：晶圆；划片道，所述划片道相互垂直分布，将所述晶圆分隔成若干芯片；时钟倍频电路，设于所述划片道内，其输出端与所述芯片连接。在本公开的一种示例性实施例中，所述时钟倍频电路的时钟信号的频率大于或等于所述芯片工作时的时钟信号的频率。在本公开的一种示例性实施例中，所述时钟倍频电路包括或非门电路或锁相环路。在本公开的一种示例性实施例中，所述芯片包括DRAM芯片、NAND芯片或NOR芯片。由上述技术方案可知，本技术具备以下优点和积极效果中的至少之一：本技术半导体器件，划片道相互垂直分布将晶圆分隔成若干芯片；在划片道内设有多个时钟倍频电路，时钟倍频电路的输出端与芯片连接。一方面，时钟倍频电路可以提供与芯片时钟频率一致的高频时钟，同时又不损失芯片的性能，功耗与面积；另一方面，在划片道内设置时钟倍频电路可简化芯片测试方案设计。附图说明通过参照附图详细描述其示例实施方式，本技术的上述和其它特征及优点将变得更加明显。图1是晶圆结构示意图；图2是本技术半导体器件的局部放大结构示意图；图3是本技术半导体器件的制备方法的流程示意图；图中主要元件附图标记说明如下：1、晶圆；2、芯片；3、集成电路自动测试机；4、时钟倍频电路；5、划片道；6、划片道边缘。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。本技术首先提供一种半导体器件，参照图2所示，该半导体器件可以包括晶圆1、划片道和多个时钟倍频电路4；划片道5相互垂直分布，将所述晶圆1分隔成若干芯片；多个时钟倍频电路4设于划片道5内，其输出端与芯片2连接。在本示例实施方式中，参照图1与图2所示，晶圆1可以包括多个芯片2；晶圆1生产出后，需要对晶圆1的工作电气特性进行测试，看是否正常工作，满足设计要求。在测试后需要对晶圆1进行切割，故而会在多个芯片2之间设置多个划片道5，在任意两个相邻芯片2之间均设有划片道5。在多个划片道5内设置时钟倍频电路4改变时钟信号的频率，产生高频时钟信号，达到测试效果。芯片2的种类可以是DRAM(DynamicRandomAccessMemory，动态随机存取存储器)芯片、NAND芯片或NOR芯片，也可以是其他类型的芯片，在本实施方式中不做具体限定。在本示例实施方式中，时钟倍频电路4的位置可以设置在距离被测芯片2较近的任意划片道5内，一个划片道5可以只设置一个时钟倍频电路4，也可以设置多个时钟倍频电路4，在本实施方式中不做具体限定。在本示例实施方式中，每一个时钟倍频电路4连接一个芯片2或多个芯片2，即每一个时钟倍频电路4检测一个芯片2或多个芯片2。在本示例实施方式中，参照图2所示本技术半导体器件的局部放大结构示意图，时钟倍频电路4设置在划片道5内；自动测试设备(AutomaticTestEquipment，ATE)设置在晶圆1外，与时钟倍频电路4电连接，时钟倍频电路4与芯片2连接。自动测试设备的时钟脉冲信号传输到时钟倍频电路4，经由时钟倍频电路4改变时钟脉冲信号的频率后对芯片2进行测试。在对晶圆1测试完成后，对晶圆1进行沿划片道边缘6进行切割，时钟倍频电路4会一起被切除，这样时钟倍频电路4不会占用芯片2面积，且不损坏芯片2，同时还能很好的达到测试效果。在本示例实施方式中，时钟倍频电路4的时钟信号的频率大于或等于芯片2工作时的时钟信号的频率，这样才能在芯片全速运转时对芯片进行准确的测试。在本示例实施方式中，时钟倍频电路4可以为锁相环路，也可以是或非门电路，只要能够达到倍频作用即可，在本示例实施方式中不做具体限定。进一步的，本技术还提供一种对应于上述半导体器件的制备方法；参照图3所示，该制备方法可以包括：步骤S110，提供一晶圆。步骤S120，在所述晶圆上设置多个划片道，所述划片道相互垂直分布，将所述晶圆分隔成若干芯片；在所述划片道内形成时钟倍频电路，所述时钟倍频电路的输出端与所述芯片连接。下面对该半导体器件的制备方法的各个步骤进行详细说明。在步骤S110中，提供一晶圆。在本示例实施方式中，提供一个晶圆，晶圆上设置多个划片道，划片道相互垂直分布，将晶圆分隔成若干芯片；晶圆1生产出后，需要对晶圆1的工作电气特性进行测试，看是否正常工作，符合标准，在测试后需要对晶圆1进行切割，故而在多个芯片2之间设置多个划片道5，在任意两个相邻芯片2之间均设有划片道5。芯片的种类可以是DRAM(DynamicRandomAccessMemory，动态随机存取存储器)芯片、NAND芯片或NOR芯片，也可以是其他类型的芯片，在本实施方式中不做具体限定。在步骤S120中，在所述晶圆上设置多个划片道，所述划片道相互垂直分布，将所述晶圆分隔成若干芯片；在所述划片道内形成时钟倍频电路，所述时钟倍频电路的输出端与所述芯片连接。在本示例实施方式中，参照图2所示，在划片道5内设置时钟倍频电路4改变测试工作时钟的频率，产生高频时钟信号，达到测试效果。时钟倍频电路4设置在划片道5内；自动测试设备(AutomaticTestEquipment，ATE)设置在晶圆1外，与时钟倍频电路4连接，时钟倍频电路4与芯片2连接。自动测试设备的时钟信号传输到时钟倍频电路4，经由时钟倍频电路4改变时钟信号频率后对芯片2进行测试。参照图1和图2所示，在对晶圆1测试完成后，对晶圆1沿划片道边缘进行切割，时钟倍频电路4会一起被切割，这样时钟倍频电路4不占用芯片2面积，且不损坏芯片2；同时还能很好的达到测试效果。在一种示例实施方式中，参照图2所示，时钟倍频电路4可以为锁相环路，锁相环路的输入时钟可以由自动测试设备提供，锁相环路的输出时钟可以达到芯片需要的工作时钟，即使时钟倍频电路4的时钟频率与芯片2的时钟频率相适配。在另一示例实施方式中，时钟倍频电路4还可以是或非门电路，只要能够达到倍频作用即可，在本示例实施方式中对时钟倍频电路的种类本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：晶圆；划片道，所述划片道相互垂直分布，将所述晶圆分隔成若干芯片；锁相环，设于所述划片道内，其输入端连接自动测试设备，其输出端与所述芯片连接；所述锁相环输出的时钟信号的频率大于或等于所述芯片工作时的时钟信号的频率。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：晶圆；划片道，所述划片道相互垂直分布，将所述晶圆分隔成若干芯片；锁相环，设于所述划片道内，其输入端连接自动测试设备，其输出端与所述芯片连...

【专利技术属性】
技术研发人员：胡滨，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34