制造半导体器件的方法技术

本申请的各实施例涉及制造半导体器件的方法。目的在于增强组装半导体器件的可靠性。提供有一种布线衬底，该布线衬底包括目标标记，该目标标记不设置在划片区域的延伸线上，而设置在划片区域的延伸线与第一最外外围焊区行的第一虚构延伸线之间以及划片区域的延伸线与第二最外外围焊区行的第二虚构延伸线之间，划片区域设置在第一半导体器件区域和第二半导体器件区域之间。此外，在安装半导体芯片之后，执行接线键合、执行树脂密封和安装焊料球。此后，基于目标标记指定划片区域并且沿着划片区域切割布线衬底。

Method of Manufacturing Semiconductor Devices

【技术实现步骤摘要】
制造半导体器件的方法分案申请说明本申请是申请日为2014年07月25日、申请号为201410361182.5、名称为“制造半导体器件的方法”的中国专利技术专利申请的分案申请。
本申请的各实施例涉及制造半导体器件的方法。
技术介绍
在日本专利公开No.2008-34681(专利文献1)中，描述了一种涉及布线衬底(多层衬底)的技术，在该布线衬底上在其外围部分(定位在多个器件区周围的部分)中的每个划片区域(划线区域、切割区域)的延伸线上形成目标标记(目标图案)(例如参见专利文献1的图16和图18)。[专利文献][专利文献1]日本专利公开No.2008-34681根据本专利技术人的研究，例如专利文献1中图18所示，目标标记(目标标记的至少一部分)存在于布线衬底的划片区域的延伸线上。此外，已知当在布线衬底的切割工艺(划片工艺)中使用的划片刀(可旋转切割刀)磨损时，如本申请的图34至图36所示产生由目标标记42的一部分形成的杂质(废物)43。
技术实现思路
与此同时，由于杂质43的产生是降低半导体器件的可靠性的因素，所以需要抑制杂质43的产生。根据本说明书的描述和附图，其它目的和新特征将变得清楚。在根据一个实施例的制造半导体器件的方法中，提供有一种布线衬底，该布线衬底包括：第一器件区域和第二器件区域，设置在下表面上；划片区域，设置在第一器件区域和第二器件区域之间；以及目标标记，未设置在划片区域的延伸线上，而是设置在划片区域的延伸线与第一最外外围凸块焊区行的延伸线之间。此外，在制造半导体器件的方法中，将第一半导体芯片安装在第一上表面侧器件区中，将第二半导体芯片安装在第二上表面侧器件区中，并且此后利用树脂密封第一半导体芯片和第二半导体芯片。此外，在制造半导体器件的方法中，在分别形成多个第一外部端子和多个第二外部端子之后，在第一凸块焊区和第二凸块焊区上，基于目标标记指定划片区域，并且通过使用划片刀沿着划片区域切割布线衬底。根据上述实施例，可以实现组装半导体器件时可靠性的增强。附图说明图1是示出一个实施例的半导体器件的结构示例的平面图；图2是示出图1的半导体器件的结构示例的后视图；图3是示出图1的半导体器件的结构示例的截面图；图4是示出图1的半导体器件的结构示例的侧视图；图5是透过密封体的示出图1的半导体器件结构的平面图；图6是示出图1的半导体器件的组装过程示例的流程图；图7是示出在组装图1的半导体器件时使用的布线衬底的芯片安装表面侧的结构示例的平面图；图8是示出在组装图1的半导体器件时使用的布线衬底的安装表面侧的结构示例的后视图；图9是示出图8中的放大方式的A部分的局部放大平面图；图10是示出图9中衬底区域中的回刻蚀之后的布线图案示例的局部放大平面图；图11是示出沿着图10的A-A线切割的结构示例的局部截面图；图12是示出在组装图1的半导体器件1的衬底制备工艺中制备的布线衬底的结构示例的局部放大截面图；图13是示出在组装图1的半导体器件中的裸片键合之后的结构示例的局部放大截面图；图14是示出在组装图1的半导体器件中的接线键合之后的结构示例的局部放大截面图；图15是示出图12所示布线衬底的结构示例的局部放大平面图；图16是示出在图13所示的裸片键合之后衬底的整个结构的示例的平面图；图17是示出在图13所示的裸片键合之后的结构示例的局部放大平面图；图18是示出在图14所示的接线键合之后衬底的整个结构的示例的平面图；图19是示出在图14所示的接线键合之后的结构示例的局部放大平面图；图20是示出在组装图1的半导体器件中的模制之后的结构示例的局部放大截面图；图21是示出在组装图1的半导体器件中的球焊接之后的结构示例的局部放大截面图；图22是透过密封体的示出在图20所示的模制之后的结构示例的局部放大平面图；图23是示出在组装图1的半导体器件中的单片化期间结构的示例的局部放大截面图；图24是示出在组装图1的半导体器件中的单片化之后结构的示例的局部放大截面图；图25是示出在图23所示的单片化期间结构的示例的局部放大平面图；图26是示出在图20所示单片化期间安装表面侧的衬底结构(无回刻蚀)的示例的局部放大平面图；图27是示出在沿着图26的A-A线切割之后的结构示例的截面图；图28是示出变型5中布线衬底的安装表面侧的结构的局部放大平面图；图29是示出变型6中目标标记的结构的局部放大平面图；图30是示出变型6中目标标记的另一结构的局部放大平面图；图31是示出变型6中目标标记的另一结构的局部放大平面图；图32是示出变型6中目标标记的另一结构的局部放大平面图；图33是示出变型6中目标标记的另一结构的局部放大平面图；图34是示出根据比较示例的切割衬底时的结构的局部截面图；图35是示出根据比较示例的切割衬底时的结构的局部截面图；以及图36是示出根据比较示例的切割衬底时的结构的局部截面图。具体实施方式在下面的实施例中，除了具体需要时，否则原则上不重复相同或相似部分的说明。此外，为方便起见，必要时将下列实施例划分成多个部分或实施例地进行说明。除了特别清楚表明的情况外，它们并不是相互不相关，而是一个具有诸如是另一个的一些或全部的修改、细节和补充说明之类的关系。在下列实施例中，当提及元件等的数目(包括数、数值、数量、范围等)时，除了特别清楚指定它们的情况以及理论上它们清楚地限于特定数目的情况外，它们可以不限于特定数目，而是可以大于或小于该特定数目。在下列实施例中，无需说，除了特别清晰指出、从理论角度认为明确是必不可少等的情况外，元件(包括要素步骤等)不一定是必不可少的。在下列实施例中，无需说，当围绕构成组件等提及“由A形成”、“由A制成”、“具有A”、“包含A”时，除了特别明确指出是单独的构成组件的情况外，并不排除其它构成组件。类似地，在下列实施例中，当提及构成组件等的形状、位置关系等时，除了特别明确指出的情况和从理论角度认为明确不正确的情况外，应包括与该形状基本类似或相像的形状。该论述也适用于上述的数值和范围。以下将基于附图说明本专利技术的实施例。与此同时，在用于说明实施例的所有附图中，相同的符号附接到具有相同功能的部件，并且省略其重复说明。为了使附图明白易懂，即使是平面图也可以附加阴影。(实施例)<半导体器件>图1是示出实施例的半导体器件的结构示例的平面图，图2是示出图1的半导体器件的结构示例的后视图，图3是示出图1的半导体器件的结构示例的截面图，图4是示出图1的半导体器件的结构示例的侧视图，图5是透过密封体的示出图1的半导体器件结构的平面图。图1至图5所示的本实施例的半导体器件是其中在布线衬底3上安装(键合、耦合、安装)半导体芯片2的半导体器件(半导体封装)，并且是其中利用密封树脂密封半导体芯片2的半导体器件。与此同时，在本实施例中，将在采用其中设置在布线衬底3的下表面侧上的多个外部端子是焊料球6的情况作为半导体器件的示例的同时给出说明。也就是，在本实施例中，将在采用BGA(球栅阵列)1作为半导体器件示例的同时给出说明。此外，本实施例的BGA1是通过一次树脂模制多个器件区域、使之经受球(外部端子)焊接、然后在其组装中经划片将其单片化而组装的。关于BGA1的配置，其包括半导体芯片2、支撑或安装半导体芯片2的布线衬底3以及将暴露于半导体芯片2的本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，包括：(a)提供布线衬底，所述布线衬底包括：上表面，与所述上表面相对的下表面，被设置在所述下表面上的第一器件区域，第二器件区域，被设置在所述下表面上并且被设置在所述第一器件区域附近，划片区域，被设置在所述第一器件区域和所述第二器件区域之间，外围区域，被设置在所述下表面上并且被设置在所述第一器件区域、所述第二器件区域和所述划片区域周围，目标标记，被设置在所述外围区域中并且不位于所述划片区域的延伸线上，多个第一凸块焊区，以矩阵形状而被设置在所述第一器件区域中，多个第二凸块焊区，以矩阵形状而被设置在所述第二器件区域中，以及第一绝缘膜，形成在所述下表面之上，使得所述第一绝缘膜露出所述多个第一凸块焊区和所述多个第二凸块焊区，其中所述多个第一凸块焊区具有第一最外外围凸块焊区行，所述第一最外外围凸块焊区行被布置在所述多个第一凸块焊区中的、最靠近所述划片区域的最外外围行上，其中所述多个第二凸块焊区具有第二最外外围凸块焊区行，所述第二最外外围凸块焊区行被布置在所述多个第二凸块焊区中的、最靠近所述划片区域的最外外围行上，其中所述目标标记包括第一图案和第二图案，所述第一图案在平面图中形成在所述划片区域的延伸线与所述第一最外外围凸块焊区行的延伸线之间，所述第二图案在平面图中形成在所述划片区域的所述延伸线与所述第二最外外围凸块焊区行的延伸线之间，所述第一图案和所述第二图案彼此被间隔开，其中第一馈线和第二馈线分别被连接到所述第一图案和所述第二图案，其中所述第一馈线和所述第二馈线中的每一个馈线具有暴露于所述第一绝缘膜的第一部分和被所述第一绝缘膜覆盖的第二部分，其中所述第一图案、所述第二图案、所述第一馈线和所述第二馈线由导电部件构成，以及其中通过分别使用所述第一馈线和所述第二馈线，在暴露于所述第一绝缘膜的所述第一图案和暴露于所述第一绝缘膜的所述第二图案中的每个图案的表面上形成第一镀膜；(b)在(a)之后，将第一半导体芯片和第二半导体芯片安装在所述布线衬底的上表面上；(c)在(b)之后，利用树脂密封所述第一半导体芯片和所述第二半导体芯片；(d)在(c)之后，分别在所述多个第一凸块焊区和所述多个第二凸块焊区上形成多个第一外部端子和多个第二外部端子；以及(e)在(d)之后，基于所述目标标记标识所述划片区域，并且沿着所述划片区域切割所述布线衬底，其中，在(e)中，通过使用旋转切割刀片切断所述布线衬底的所述划片区域和所述布线衬底的所述外围区域的第一区域，其中所述第一区域在平面图中位于所述第一图案和所述第二图案之间，并且其中所述第一图案、所述第二图案、所述第一馈线和所述第二馈线不形成在所述第一区域中。...

【技术特征摘要】
2013.07.26 JP 2013-1555461.一种制造半导体器件的方法，包括：(a)提供布线衬底，所述布线衬底包括：上表面，与所述上表面相对的下表面，被设置在所述下表面上的第一器件区域，第二器件区域，被设置在所述下表面上并且被设置在所述第一器件区域附近，划片区域，被设置在所述第一器件区域和所述第二器件区域之间，外围区域，被设置在所述下表面上并且被设置在所述第一器件区域、所述第二器件区域和所述划片区域周围，目标标记，被设置在所述外围区域中并且不位于所述划片区域的延伸线上，多个第一凸块焊区，以矩阵形状而被设置在所述第一器件区域中，多个第二凸块焊区，以矩阵形状而被设置在所述第二器件区域中，以及第一绝缘膜，形成在所述下表面之上，使得所述第一绝缘膜露出所述多个第一凸块焊区和所述多个第二凸块焊区，其中所述多个第一凸块焊区具有第一最外外围凸块焊区行，所述第一最外外围凸块焊区行被布置在所述多个第一凸块焊区中的、最靠近所述划片区域的最外外围行上，其中所述多个第二凸块焊区具有第二最外外围凸块焊区行，所述第二最外外围凸块焊区行被布置在所述多个第二凸块焊区中的、最靠近所述划片区域的最外外围行上，其中所述目标标记包括第一图案和第二图案，所述第一图案在平面图中形成在所述划片区域的延伸线与所述第一最外外围凸块焊区行的延伸线之间，所述第二图案在平面图中形成在所述划片区域的所述延伸线与所述第二最外外围凸块焊区行的延伸线之间，所述第一图案和所述第二图案彼此被间隔开，其中第一馈线和第二馈线分别被连接到所述第一图案和所述第二图案，其中所述第一馈线和所述第二馈线中的每一个馈线具有暴露于所述第一绝缘膜的第一部分和被所述第一绝缘膜覆盖的第二部分，其中...

【专利技术属性】
技术研发人员：宫木美典，山田胜，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP