光刻板及掩模修正方法技术

本发明专利技术公开了一种光刻板及掩模修正方法，涉及半导体技术领域。其中在掩模修正方法中，在基底上形成图案化的掩模，根据掩模确定在基底上嵌入散射条的位置，在确定的位置上设置开口，以便将散射条嵌入到开口中。通过将散射条嵌入光刻板的基底中，从而可有效避免散射条对掩模图案的影响，降低沉积损失，提高修正效果，并缩短修正时间。

【技术实现步骤摘要】
光刻板及掩模修正方法
本专利技术涉及半导体
，特别涉及一种光刻板及掩模修正方法。
技术介绍
集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(CriticalDimension，CD)，正是由于关键尺寸的减小，才使得每个芯片上设置百万个器件成为可能。光刻技术是集成电路制造工艺发展的驱动力，也是最为复杂的技术之一。相对与其它单个制造技术来说，光刻技术的提高对集成电路的发展具有重要意义。在光刻工艺开始之前，首先需要将图案通过特定设备复制到掩膜版上，然后通过光刻设备产生特定波长的光将掩膜版上的图案结构复制到生产芯片的硅片上。但是由于半导体器件尺寸的缩小，在将图案转移到硅片的过程中会发生失真现象，如果不消除这种失真现象会导致整个制造技术的失败。因此，为了解决该问题，需要对掩膜版进行光学临近修正(OpticalProximityCorrection，OPC)。其中，OPC方法即为对光刻掩膜版进行光刻前预处理，进行预先修改，使得修改补偿的量正好能够补偿曝光系统造成的光学邻近效应。在OPC过程中，通常在掩膜版上形成目标图案以及散射条(ScatteringBar，SBar)。如图1所示，在基底1上形成图案化的掩模2，同时还在基底1上形成散射条3，由此来实现OPC。但是这种方式将散射条设置在基底上，从而会对掩模图案的处理造成干扰，因此会带来沉积损失的风险，进而导致掩模报废，并延长修正时间。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。本专利技术一个实施例的目的之一是：提供一种掩模修正方法。本专利技术一个实施例的目的之一是：提供一种光刻板。通过将散射条嵌入光刻板的基底中，从而可有效避免散射条对掩模图案的影响，降低沉积损失，提高修正效果，并缩短修正时间。根据本专利技术的第一方面，提供了一种掩模修正方法，包括以下步骤：在基底上形成图案化的掩模；根据掩模确定在基底上嵌入散射条的位置；在位置设置开口；将散射条嵌入到开口中。在一个实施例中，根据掩模确定在基底上嵌入散射条的位置包括：通过对掩模进行光学成像模拟，以确定会发生缺陷的掩模图案；根据掩模图案确定嵌入散射条的位置。在一个实施例中，根据掩模图案确定嵌入散射条的位置包括：判断掩模图案的缺陷大小是否在指定范围内；若缺陷大小在指定范围内，则根据掩模图案的形状确定嵌入散射条的位置。在一个实施例中，指定范围为10nm-25nm。在一个实施例中，在掩模图案为长条形图案的情况下，位置位于掩模图案和相邻掩模图案之间。在一个实施例中，位置位于掩模图案和相邻掩模图案的中间。在一个实施例中，位置位于掩模图案会发生缺陷的一侧。在一个实施例中，在掩模图案为方形图案的情况下，位置位于掩模图案的内部。在一个实施例中，位置位于掩模图案的中心。在一个实施例中，在位置设置开口包括：从基底的上表面向下刻蚀，以便形成开口。根据本专利技术的另一方面，提供一种光刻板，包括：基底；位于基底上的图案化掩模；以及嵌入基底的散射条。在一个实施例中，在会发生缺陷的掩模图案为长条形图案的情况下，散射条的嵌入位置位于掩模图案和相邻掩模图案之间。在一个实施例中，散射条的嵌入位置位于掩模图案和相邻掩模图案的中间。在一个实施例中，位置位于掩模图案会发生缺陷的一侧。在一个实施例中，在会发生缺陷的掩模图案为方形图案的情况下，散射条的嵌入位置位于掩模图案的内部。在一个实施例中，散射条的嵌入位置位于掩模图案的中心。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解释本专利技术的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中：图1是现有技术中设置散射条的示意图。图2是示意性地示出根据本专利技术一些实施例的掩模修正方法的示意图。图3A-图3C是示意性地示出根据本专利技术一些实施例的光刻板的制造过程中一个阶段的结构示意图。图4示意性地示出根据本专利技术一些实施例的散射条位置选择示意图。图5A和图5B示意性地示出根据本专利技术一些实施例的模拟晶圆光学成像结果示意图。图6示意性地示出根据本专利技术一些实施例的散射条位置选择示意图。图7A和图7B示意性地示出根据本专利技术一些实施例的模拟晶圆光学成像结果示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。图2为本专利技术掩模修正方法一个实施例的示意图。如图2所述，本实施例的方法步骤包括：步骤201，在基底上形成图案化的掩模。步骤202，根据掩模确定在基底上嵌入散射条的位置。其中，可通过对掩模进行光学成像模拟，以确定会发生缺陷的掩模图案，进而根据掩模图案确定嵌入散射条的位置。即，通过对掩模进行光学成像模拟，可以确定出掩模中的那些图案可能会发生缺陷。由于通过光学成像模拟是本领域技术人员所了解的，因此这里不展开描述。可选地，根据掩模图案确定嵌入散射条的位置可包括：首先判断掩模图案的缺陷大小是否在指定范围内，若缺陷大小在指定范围内，则根据掩模图案的形状确定嵌入散射条的位置。若缺陷大小超出指定范围，则无需进行相应的散射条修正处理，即无需将散射条嵌入到基底中。可选地，上述指定范围为10nm-25nm。专利技术人通过研究发现，若缺陷值小于10nm，在这种情况下成像结果均在规定范围内，因此无需进行散射条修正处理。若缺陷值大于25nm，在这种情况下即便进行散射条修正处理，修正效果也不显著。可选地，在掩模图案为长条形图案的情况下，所确定的位置可位于掩模图案和相邻掩模图案之间。优选地，所确定的位置可位于掩模图案和相邻掩模图案的中间。其中，所确定的位置可位于掩模图案会发生缺陷的一侧，由此可进一步提高修正效果。可选地，在掩模图案为方形图案的情况下，位置位于掩模图案的的内部。优选地，位置可位于掩模图案的的中心。步骤203，在确定的位置上设置开口。可选地，从基底的上表面向下刻蚀，以便形成开口。步骤204，将散射条嵌入到开口中。即，通过在开口中进行相关处理，以形成散射条。根据本专利技术上述实施例提供的掩模修正方法，通过将散射条嵌入光刻板的基底中，从而可有效避免散射条对掩模图案的影响，降低沉积损失，并缩短修正时间。下面通过具体示例对本专利技术进行说明。如图3A所示，在诸如石英的基底1上形成图案化的掩模2。如图3B所示，通过对掩模2进行光学成像模拟本文档来自技高网...

【技术保护点】
1.一种掩模修正方法，其特征在于，包括以下步骤：在基底上形成图案化的掩模；根据所述掩模确定在基底上嵌入散射条的位置；在所述位置设置开口；将所述散射条嵌入到所述开口中。

【技术特征摘要】
1.一种掩模修正方法，其特征在于，包括以下步骤：在基底上形成图案化的掩模；根据所述掩模确定在基底上嵌入散射条的位置；在所述位置设置开口；将所述散射条嵌入到所述开口中。2.如权利要求1所述的方法，其特征在于，根据所述掩模确定在基底上嵌入散射条的位置包括：通过对所述掩模进行光学成像模拟，以确定会发生缺陷的掩模图案；根据所述掩模图案确定嵌入散射条的位置。3.如权利要求2所述的方法，其特征在于，根据所述掩模图案确定嵌入散射条的位置包括：判断所述掩模图案的缺陷大小是否在指定范围内；若所述缺陷大小在指定范围内，则根据所述掩模图案的形状确定嵌入散射条的位置。4.如权利要求3所述的方法，其特征在于，所述指定范围为10nm-25nm。5.如权利要求3所述的方法，其特征在于，在所述掩模图案为长条形图案的情况下，所述位置位于所述掩模图案和相邻掩模图案之间。6.如权利要求5所述的方法，其特征在于，所述位置位于所述掩模图案和相邻掩模图案的中间。7.如权利要求5所述的方法，其特征在于，所述位置位于所述掩模图案会发生缺陷的一侧。8.如权利要求3...

【专利技术属性】
技术研发人员：张健澄，吴苇，张晨波，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31