半导体封装及其制造方法技术

本发明专利技术实施例提供一种半导体封装包括至少一个集成电路组件、粘胶材料、绝缘包封体、及重布线路结构。所述粘胶材料包封所述至少一个集成电路组件且具有第一表面及与所述第一表面相对的第二表面，其中所述至少一个集成电路组件被所述粘胶材料的所述第一表面暴露出，且所述第一表面的面积小于所述第二表面的面积。所述绝缘包封体包封所述粘胶材料，其中在所述粘胶材料与所述绝缘包封体之间具有界面。所述重布线路结构设置在所述至少一个集成电路组件、所述粘胶材料、及所述绝缘包封体上，其中所述重布线路结构电连接到所述至少一个集成电路组件。

Semiconductor Packaging and Its Manufacturing Method

The embodiment of the present invention provides a semiconductor package comprising at least one integrated circuit module, adhesive material, insulating encapsulation body and a reconfiguration circuit structure. The viscose material encapsulates the at least one integrated circuit component and has a first surface and a second surface relative to the first surface, wherein the at least one integrated circuit component is exposed by the first surface of the viscose material, and the area of the first surface is smaller than the area of the second surface. The insulating encapsulation body encapsulates the viscose material, in which there is an interface between the viscose material and the insulating encapsulation body. The redistribution line structure is arranged on the at least one integrated circuit component, the viscose material, and the insulation envelope, and the redistribution line structure is electrically connected to the at least one integrated circuit component.

【技术实现步骤摘要】
半导体封装及其制造方法
本专利技术实施例是有关于一种半导体封装及其制造方法。
技术介绍
半导体装置被用于例如个人计算机、手机、数字照相机、及其他电子设备等各种电子应用中。半导体装置通常通过以下方式来制作：在半导体衬底的上方依序沉积绝缘层或介电层、导电层以及半导体材料层；并利用光刻(lithography)对所述各种材料层进行图案化以在所述各种材料层上形成电路组件及元件。许多半导体集成电路通常在单个半导体晶片(wafer)上进行制造。对晶片的管芯可进行晶片级处理及封装，且已开发出各种技术来进行晶片级封装。
技术实现思路
本专利技术实施例提供一种半导体封装包括至少一个集成电路组件、粘胶材料、绝缘包封体及重布线路结构。所述粘胶材料包封所述至少一个集成电路组件且具有第一表面及与所述第一表面相对的第二表面，其中所述至少一个集成电路组件被所述粘胶材料的所述第一表面暴露出，且所述第一表面的面积小于所述第二表面的面积。所述绝缘包封体包封所述粘胶材料，其中在所述粘胶材料与所述绝缘包封体之间具有界面。所述重布线路结构设置在所述至少一个集成电路组件、所述粘胶材料、及所述绝缘包封体上，其中所述重布线路结构电连接到所述至少一个集成电路组件。本专利技术实施例提供一种半导体封装包括至少一个第一半导体装置、绝缘包封体及重布线路结构。所述绝缘包封体在侧向上包封所述至少一个第一半导体装置，其中所述绝缘包封体包括内侧部分及外侧部分，所述内侧部分在侧向上包封所述至少一个第一半导体装置，所述外侧部分在侧向上包封所述内侧部分，其中所述内侧部分与所述外侧部分的材料不同，且在所述内侧部分与所述外侧部分之间具有界面。所述重布线路结构设置在所述至少一个第一半导体装置与所述绝缘包封体上，且所述重布线路结构电连接到所述至少一个第一半导体装置。本专利技术实施例提供一种半导体封装的制造方法包括：以第一绝缘材料在侧向上包封至少一个集成电路组件的侧壁；以第二绝缘材料在侧向上包封所述第一绝缘材料，以在所述第一绝缘材料与所述第二绝缘材料之间形成界面；以及在所述至少一个集成电路组件、所述第一绝缘材料及所述第二绝缘材料上形成重布线路结构，其中所述重布线路结构电连接到所述至少一个集成电路组件。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术实施例的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1至图6示出根据本专利技术一些示例性实施例的制造半导体封装的各个阶段的剖视图。图7示出根据本专利技术实施例一些示例性实施例的半导体封装的剖视图。图8A是示出图7中所绘示的半导体封装的一部分的示意性放大剖视图。图8B是示出根据本专利技术一些示例性实施例的半导体封装的一部分的示意性放大剖视图。图8C是示出根据本专利技术一些示例性实施例的半导体封装的一部分的示意性放大剖视图。图8D是示出根据本专利技术一些示例性实施例的半导体封装的一部分的示意性放大剖视图。图9示出根据本专利技术一些示例性实施例的半导体封装的剖视图。图10是示出根据本专利技术一些示例性实施例的制造半导体封装的方法的流程图。[符号的说明]10、20：半导体封装；30：叠层封装装置；50：固持装置；112：载体；114：剥离层；116：缓冲层；120：导电柱；120A：第一导电柱；120AS、120BS、120CS、130S、132S、140S：侧壁；120B：第二导电柱；120C：第三导电柱；130、132：集成电路组件；130a、132a：有源表面；130b、132b：接垫；130c、132c：钝化层；130d、132d：连接柱；130e、132e：保护层；130f、132f：背侧表面；140、150：绝缘包封体；140a：顶表面；140b：底表面；150a：顶表面；150b：底表面；160：重布线路结构；162：聚合物介电层；164：金属层；170：球下金属图案；180：导电元件；190：连接件；200：半导体装置；D、D1、D2：最大侧向距离；DA1、DA2：连接膜；H1、H2：厚度；S100、S200、S300：步骤；W1、W2：侧向距离；X：水平方向；Y：垂直方向；θ1、θ2、θ3：角度。具体实施方式以下公开提供用于实施所提供的主题的不同特征的许多不同的实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本专利技术实施例。当然，这些仅为实例而不旨在进行限制。预期存在其他组件、值、操作、材料、排列等。例如，以下说明中将第一特征形成在第二特征“的上方”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本专利技术实施例可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。另外，为易于说明，本文中可使用例如“第一”、“第二”等用语来阐述图中所示出的相似或不同的元件或特征，且这些用语可依据存在的次序或说明的上下文而互换使用。本专利技术实施例也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(threedimensional，3D)封装或三维集成电路(threedimensionalintegratedcircuit，3DIC)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫(testpad)，以便能够对三维封装或三维集成电路进行测试、对探针(probe)及/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，可将本文中所公开的结构及方法与包括对已知良好管芯进行中间验证的测试方法结合使用来提高产量(yield)并降低成本。图1至图6示出根据本专利技术一些示例性实施例的制造半导体封装的各个阶段的剖视图。在图1至图6中，举例来说，示出半导体封装10来表示在制造方法之后获得的封装结构。在一些实施例中，示出两个集成电路组件或半导体装置来表示晶片的多个集成电路组件或半导体装置；且另外，示出一个或多个封装来表示在所述半导体制造方法之后获得的多个半导体封装，本专利技术实施例并非仅限于此。参照图1，在一些实施例中，提供上面涂布有剥离层114及缓冲层116的载体112。在一个实施例中，载体112可为用于在半导体封装的制造方法中承载半导体晶片或经过重构的晶片(reconstitutedwafer)的玻璃载体或任何适合的载体。在一些实施例中，在载体112上设置有剥离层114，且剥离层114的材料可为适用于将载体112与设置位于其上方的各层(例如，缓冲层116)或任何晶片进行接合或剥离的任何材料。在一些实施例中，本文档来自技高网...

【技术保护点】
1.一种半导体封装，其特征在于，包括：至少一个集成电路组件；粘胶材料，包封所述至少一个集成电路组件且具有第一表面及与所述第一表面相对的第二表面，其中所述至少一个集成电路组件被所述粘胶材料的所述第一表面暴露出，且所述第一表面的面积小于所述第二表面的面积；绝缘包封体，包封所述粘胶材料，其中在所述粘胶材料与所述绝缘包封体之间具有界面；以及重布线路结构，设置在所述至少一个集成电路组件、所述粘胶材料及所述绝缘包封体上，其中所述重布线路结构电连接到所述至少一个集成电路组件。

【技术特征摘要】
2017.06.30 US 62/527,044;2017.12.26 US 15/854,7201.一种半导体封装，其特征在于，包括：至少一个集成电路组件；粘胶材料，包封所述至少一个集成电路组件且具有第一表面及与所述第一表面相对的第二表面，其中所述至少一个集成电路组件被所述粘胶材料的所述第一表面暴露出，且所述第一表面的面积小于所述第二表面的面积；绝缘包封体，包封所述粘胶材料，其中在所述粘胶材料与所述绝缘包封体之间具有界面；以及重布线路结构，设置在所述至少一个集成电路组件、所述粘胶材料及所述绝缘包封体上，其中所述重布线路结构电连接到所述至少一个集成电路组件。2.根据权利要求1所述的半导体封装，其特征在于，还包括：多个导电柱，所述多个导电柱穿透所述粘胶材料，其中所述多个导电柱接触所述粘胶材料，且所述多个导电柱通过所述粘胶材料而与所述绝缘包封体隔开。3.根据权利要求1所述的半导体封装，其特征在于，还包括：至少一个第一导电柱，其中所述至少一个第一导电柱穿透所述粘胶材料且接触所述粘胶材料，且所述至少一个第一导电柱与所述绝缘包封体通过所述粘胶材料而隔开；以及至少一个第二导电柱，其中所述至少一个第二导电柱穿透所述绝缘包封体且接触所述绝缘包封体，且所述至少一个第二导电柱与所述粘胶材料通过所述绝缘包封体而隔开。4.根据权利要求3所述的半导体封装，其特征在于，还包括：至少一个第三导电柱，所述至少一个第三导电柱穿透所述粘胶材料与所述绝缘包封体之间的所述界面，其中所述至少一个第三导电柱接触所述粘胶材料及所述绝缘包封体。5.一种半导体封装，其特征在于，包括：至少一个第一半导体装置；绝缘包封体，在侧向上包封所述至少一个第一半导体装置，其中所述绝缘包封体包括内侧部分及外侧部分，所述内侧部分在侧向上包封所述至少一个第一半导体装置，所述外侧部分在侧向上包封所述内侧部分，其中所述内侧部分与所述外侧部分的材料不同，且在所...

【专利技术属性】
技术研发人员：许峯诚，郑心圃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71