半导体存储器件结构制造技术

本实用新型专利技术提供一种半导体存储器件结构，包括半导体衬底、字线结构及接触结构，半导体衬底包括有源区及沟槽隔离结构，字线结构形成于所述导体衬底中与有源区交叉，任一字线结构的一端具有长端尾部，其另一端具有短端尾部，且相邻的两所述字线结构的长端尾部与短端尾部呈交错排布，接触结构形成于字线结构的长端尾部，以实现字线结构的电引出。本实用新型专利技术通过对字线沟槽的掩膜设计，制备出尾部呈长短错落排布的字线结构，不需要增大接触结构整体区域所占面积，便可增大接触结构的制作窗口，避免接触结构导致的相邻字线结构的短路。本实用新型专利技术不需要对字线结构的尾部做弯曲处理，降低了工艺复杂性并降低了接触结构的定位难度。

【技术实现步骤摘要】
半导体存储器件结构
本技术属于半导体设计及制造领域，特别是涉及一种半导体存储器件结构及其制作方法。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器10和晶体管11；晶体管11的栅极与字线13相连、漏极与位线12相连、源极与电容器10相连；字线13上的电压信号能够控制晶体管11的打开或关闭，进而通过位线12读取存储在电容器10中的数据信息，或者通过位线12将数据信息写入到电容器10中进行存储，如图1所示。如图4所示，字线(Wordline)的图案通常是利用间距倍增工艺(PitchDoubling)的方法制备，由于制程的限制，一对字线(Wordline)101的尾端会连接成环状的结构108，这种结构会造成一对字线(Wordline)101的短路，所以后续制程需要将字线(Wordline)101尾端切断，如图5所示。如图2～3及图6所示，切段后的字线(Wordline)101需要字线驱动器(WordlineDriver)104来实现驱动，因此需要在字线(Wordline)101和字线驱动器(WordlineDriver)104之间加上接触结构(contact)103来实现连接，字线驱动器(WordlineDriver)104与字线译码电路105相连，位线(Bitline)102与字线(Wordline)101交叉，且连接于位线译码电路106，其中，字线(Wordline)101的漏极与电容器107相连，如图3所示。现有技术是将接触结构(contact)103以对称的方式置，如图6所示。上述方案具有以下缺点：第一，接触结构(contact)103的制作窗口较小，容易导致相邻两字线(Wordline)101之间的短路；第二，字线(Wordline)101制作接触结构(contact)103的连线部位需要做弯曲处理，提高了工艺的复杂性，以及接触结构(contact)103定位的难度。基于以上所述，提供一种可以有效增大相邻字线接触结构的窗口，且工艺简单，接触结构(contact)103定位的难度较低的半导体存储器件结构及其制作方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体存储器件结构及其制作方法，用于解决现有技术中相邻字线接触结构的窗口较小、工艺复杂、接触结构定位困难等问题。为实现上述目的及其他相关目的，本技术提供一种半导体存储器件结构的制作方法，所述制作方法包括：1)提供一半导体衬底，所述半导体衬底包括有源区及沟槽隔离结构，所述有源区由所述沟槽隔离结构隔离；2)于所述半导体衬底表面形成字线沟槽掩膜层，所述字线沟槽掩膜层具有间隔排列的字线沟槽窗口，所述字线沟槽窗口与所述有源区交叉；3)于所述字线沟槽掩膜层上形成边界图形掩膜层，所述边界图形掩膜层具有覆盖于所述字线沟槽掩膜层的第一端的第一边界掩膜层及覆盖于所述字线沟槽掩膜层的第二端的第二边界掩膜层，所述第一边界掩膜层与所述第二边界掩膜层具有相间排列的凸出部，每个所述凸出部覆盖一所述字线沟槽窗口的尾部，且每相邻的两个所述凸出部之间显露一所述字线沟槽窗口，所述第一边界掩膜层的凸出部与所述第二边界掩膜层的凸出部呈交错排列；4)基于所述字线沟槽掩膜层、所述第一边界掩膜层及所述第二边界掩膜层刻蚀所述半导体衬底，以于所述半导体衬底中形成相互独立的字线沟槽；5)基于所述字线沟槽制作字线结构，相对于所述有源区的配置数组区，任一所述字线结构具有长端尾部及短端尾部，且相邻的两所述字线结构的所述长端尾部与所述短端尾部呈长短交错排布；以及6)于所述字线结构的所述长端尾部制作接触结构，以实现所述字线结构的电引出。优选地，步骤2)中，所述字线沟槽掩膜层具有间隔排列的多个呈直线型延伸的条状掩膜，相邻两所述条状掩膜之间包括所述字线沟槽窗口。进一步地，所述字线结构呈直线型延伸，以提高所述接触结构的定位精度。优选地，步骤2)中，采用间距倍增工艺(PitchDoubling)于所述半导体衬底表面形成所述字线沟槽掩膜层，以提高所述字线沟槽窗口的密度。优选地，所述第一边界掩膜层与所述第二边界掩膜层的所述凸出部的宽度介于30纳米～80纳米之间。优选地，所述第一边界掩膜层与所述第二边界掩膜层的所述凸出部的长度介于20纳米～200纳米，使得所述字线结构的所述长端尾部的长度介于20纳米～200纳米之间。优选地，步骤3)步骤3)中，所述边界图形掩膜层还具有覆盖于所述字线沟槽掩膜层的两侧的第三边界掩膜层，以在步骤4)基于所述第三边界掩膜层将位于所述字线沟槽掩膜层两侧的若干所述字线沟槽排除。优选地，步骤5)基于所述字线沟槽制作字线结构，包括：5-1)于所述字线沟槽的底部及侧壁形成第一介质层；5-2)于所述字线沟槽中填充导电材料层，并刻蚀所述导电材料层，以使其顶面低于所述半导体衬底的顶面，以形成凹槽；以及5-3)于所述凹槽中填充第二介质层，以掩埋所述导电材料层。优选地，步骤6)于所述字线结构的所述长端尾部制作接触结构，包括：6-1)形成接触窗于所述半导体衬底中，所述接触窗显露所述字线结构的所述长端尾部中的所述导电材料层；6-2)形成粘附层于所述接触窗的底部及侧壁；以及6-3)填充金属层于所述接触窗中，以形成所述接触结构。优选地，所述接触结构的长度不大于所述字线结构的所述长端尾部的长度，所述接触结构的长度介于20纳米～200纳米之间，所述接触结构的宽度介于10纳米～70纳米之间。优选地，还包括一字线驱动电路，所述字线驱动电路通过所述接触结构与所述字线结构连接。本技术还提供一种半导体存储器件结构，包括：半导体衬底，所述半导体衬底包括有源区及沟槽隔离结构，所述有源区由所述沟槽隔离结构隔离；字线结构，形成于所述半导体衬底中与所述有源区交叉，相对于所述有源区的配置数组区，任一所述字线结构的一端具有长端尾部，其另一端具有短端尾部，且相邻的两所述字线结构的所述长端尾部与所述短端尾部呈交错排布；以及接触结构，形成于所述字线结构的所述长端尾部，以实现所述字线结构的电引出。优选地，所述字线结构呈直线型延伸，以提高所述接触结构的定位精度。优选地，所述字线结构的所述长端尾部的长度介于20纳米～200纳米之间。优选地，所述半导体衬底中形成有字线沟槽，所述字线结构包括：第一介质层，形成于所述字线沟槽的底部及侧壁；导电材料层，填充于所述字线沟槽中，所述导电材料层的顶面低于所述半导体衬底的顶面，以形成凹槽；以及第二介质层，填充于所述凹槽中，以掩埋所述导电材料层。优选地，所述接触结构包括：接触窗，形成于所述半导体衬底中，所述接触窗显露所述字线结构的所述长端尾部中的所述导电材料层；粘附层，形成于所述接触窗的底部及侧壁；以及金属层，填充于所述接触窗中。优选地，所述接触结构的长度不大于所述字线结构的所述长端尾部的长度，所述接触结构的长度介于20纳米～200纳米之间，所述接触结构的宽度介于10纳米～70纳米之间。优选地，还包括一字线驱动电路，所述字线驱动电路通过所述接触结构与所述字线结构连接。如上所述，本技术的半导体存储器件结构及其制作方法，具有以下有益效果：本本文档来自技高网...

【技术保护点】
1.一种半导体存储器件结构，其特征在于，包括：半导体衬底，包括有源区及沟槽隔离结构，所述有源区由所述沟槽隔离结构隔离；字线结构，形成于所述半导体衬底中与所述有源区交叉，相对于所述有源区的配置数组区，任一所述字线结构的一端具有长端尾部，其另一端具有短端尾部，且相邻的两所述字线结构的所述长端尾部与所述短端尾部呈交错排布；以及接触结构，形成于所述字线结构的所述长端尾部，以实现所述字线结构的电引出。

【技术特征摘要】
1.一种半导体存储器件结构，其特征在于，包括：半导体衬底，包括有源区及沟槽隔离结构，所述有源区由所述沟槽隔离结构隔离；字线结构，形成于所述半导体衬底中与所述有源区交叉，相对于所述有源区的配置数组区，任一所述字线结构的一端具有长端尾部，其另一端具有短端尾部，且相邻的两所述字线结构的所述长端尾部与所述短端尾部呈交错排布；以及接触结构，形成于所述字线结构的所述长端尾部，以实现所述字线结构的电引出。2.根据权利要求1所述的半导体存储器件结构，其特征在于：所述字线结构呈直线型延伸，以提高所述接触结构的定位精度。3.根据权利要求1所述的半导体存储器件结构，其特征在于：所述字线结构的所述长端尾部的长度介于20纳米～200纳米之间。4.根据权利要求1所述的半导体存储器件结构，其特征在于：所述半导体衬底中形成有字线沟槽，所述字线结构包括：第一介质层，形成于所述...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34