存储器、其制造方法及半导体器件技术

本发明专利技术提供了一种存储器、其制造方法及半导体器件，在进行刻蚀以在单元区域形成位线前，就通过保护层对位线插塞(的侧面)进行保护，由此刻蚀形成位线时，虽然单元区域和外围区域的刻蚀深度不同，但不会对单元区域中的位线插塞产生侧刻蚀，从而避免了位线插塞的电阻值增加。

【技术实现步骤摘要】
存储器、其制造方法及半导体器件本申请是申请号为201710672505.6，申请日为2017年08月08日，专利技术名称为“存储器、其制造方法及半导体器件”的专利申请的分案申请。
本专利技术涉及半导体制造
，特别涉及一种存储器、其制造方法及半导体器件。
技术介绍
存储器包括单元区域及位于所述单元区域外的外围区域，所述单元区域中形成有多个存储单元，所述外围区域中形成有控制所述存储单元的外围电路。所述存储单元主要包括电容器及晶体管，其中，所述电容器用以存储数据，所述晶体管用以控制对所述电容器中存储的数据的存取。具体的，所述存储器的字线(wordline)电连接至所述晶体管的栅极，所述字线控制所述晶体管的开关；并且，所述晶体管的源极电连接至位线(bitline)，以形成电流传输通路；同时，所述晶体管的漏极电连接至所述电容器，以达到数据存储或输出的目的。其中，所述晶体管的源极通过位线插塞(bitlinecontact)电连接至所述位线。通过现有工艺所形成的位线插塞存在电阻值偏大的问题，如何改善这一现象成了本领域技术人员需要解决的一个问题。
技术实现思路
本专利技术的目的在于提供一种存储器、本文档来自技高网...

【技术保护点】
1.一种存储器的制造方法，其特征在于，所述存储器的制造方法包括：提供一衬底，所述衬底包括一单元区域及位于所述单元区域外的一外围区域，所述单元区域的衬底上形成有一介质层，所述介质层中形成有一位线接触开口，所述外围区域的衬底上形成有一导电层，所述导电层的底面不高于所述介质层的顶面；形成一保护层，所述保护层覆盖所述位线接触开口的至少部分侧面；填充所述位线接触开口，以在所述位线接触开口中形成一位线插塞；形成一位线材料层，所述位线材料层覆盖所述位线插塞、所述介质层及所述导电层；刻蚀所述位线材料层及所述导电层，以在所述单元区域由所述位线材料层形成一位线，所述位线与所述位线插塞电连接，并在所述外围区域由所述...

【技术特征摘要】
1.一种存储器的制造方法，其特征在于，所述存储器的制造方法包括：提供一衬底，所述衬底包括一单元区域及位于所述单元区域外的一外围区域，所述单元区域的衬底上形成有一介质层，所述介质层中形成有一位线接触开口，所述外围区域的衬底上形成有一导电层，所述导电层的底面不高于所述介质层的顶面；形成一保护层，所述保护层覆盖所述位线接触开口的至少部分侧面；填充所述位线接触开口，以在所述位线接触开口中形成一位线插塞；形成一位线材料层，所述位线材料层覆盖所述位线插塞、所述介质层及所述导电层；刻蚀所述位线材料层及所述导电层，以在所述单元区域由所述位线材料层形成一位线，所述位线与所述位线插塞电连接，并在所述外围区域由所述导电层形成一第一导线，其中，刻蚀所述位线材料层时，所述保护层被移除，以显露出所述位线插塞和所述介质层之间的所述间隙；及形成一填充层，所述填充层填充所述位线插塞和所述介质层之间的间隙。2.如权利要求1所述的存储器的制造方法，其特征在于，在形成所述保护层的步骤之前，所述存储器的制造方法还包括：形成一位线插塞材料层，所述位线插塞材料层覆盖所述位线接触开口、所述介质层及所述导电层；及回刻蚀所述位线插塞材料层，去除所述介质层及所述导电层表面的所述位线插塞材料层以及去除所述位线接触开口中的部分厚度的所述位线插塞材料层，剩余的所述位线插塞材料层覆盖所述位线接触开口的底面及靠近所述底面的部分侧面。3.如权利要求2所述的存储器的制造方法，其特征在于，在形成所述保护层的步骤中，所述保护层位于剩余的所述位线插塞材料层上并覆盖未被所述位线插塞材料层覆盖的部分侧面。4.如权利要求1所述的存储器的制造方法，其特征在于，所述位线插塞和所述保护层的刻蚀选择比大于等于10，所述保护层的截面宽度为5nm～10nm。5.如权利要求1所述的存储器的制造方法，其特征在于，所述保护层及所述填充层的材料均为氮化物，所述位线插塞及所述导电层的材料均为多晶硅。6.如权利要求1所述的存储器的制造方法，其特征在于，形成所述填充层的步骤中，所述填充层还覆盖所述衬底，并覆盖所述单元区域的所述位线的顶面和侧面。7.如权利要求6所述的存储器的制造方法，其特征在于，形成所述填充层的步骤中，所述填充层还覆盖所述外围区域的所述第一导线的顶面和侧面。8.如权利要求1所述的存储器的制造方法，其特征在于，所述位线接触开口自所述介质层的表面深入至所述衬底，其中，所述位线接触开口在所述衬底中的部分的深度为10nm～15nm。9.如权利要求1所述的存储器的制造方法，其特征在于，在刻蚀所述位线材料层及所述导电层的步骤中，刻蚀所述位线材料层时，在所述外围区域由所述位线材料层形成一第二导线，所述第二导线与所述导电层电连接，在刻蚀所述导电层之后，所述第一导线叠置...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34