集成电路存储器及其制备方法、半导体器件技术

本发明专利技术提供一种集成电路存储器及其形成方法、半导体器件，所述方法包括在基底上形成第一间隔材料层，并刻蚀形成多个第一开口，每一第一开口暴露出两个相邻的位线接触区以及两个位线接触区之间的字线，形成阻挡层在第一开口的底部及侧壁，并部分填充导电层在第一开口内以形成第二开口，填充绝缘材料层在第二开口内，并刻蚀形成第三开口，以剩余的绝缘层为掩膜刻蚀导电层和阻挡层，形成暴露字线的通孔，填充第二间隔材料层在通孔内，形成多条位线，位线包括导电层及阻挡层，导电层的底部经由阻挡层与位线接触电性连接，阻挡层还延伸覆盖于导电层位于所述第一间隔材料层的侧面，能够更好的防止位线金属扩散到位线接触，从而提高器件的性能。

Integrated circuit memory and its preparation method and semiconductor device

The invention provides an integrated circuit memory, a forming method and a semiconductor device. The method comprises forming a first spacer material layer on a substrate and etching a plurality of first openings, each of which exposes two adjacent bitline contact areas and word lines between the two bitline contact areas, forming a barrier layer on the substrate. The bottom and side walls of the first opening are partially filled with the conductive layer in the first opening to form a second opening, the insulating material layer in the second opening is filled, and a third opening is formed by etching. The conductive layer and the barrier layer are etched with the remaining insulating layer as a mask to form the through hole of the exposed zigzag line, and the through hole of the second spacer material layer is filled in the through hole. The bottom of the conductive layer is electrically connected with the potential line through the barrier layer, and the barrier layer is also extended to cover the conductive layer on the side of the first spacer layer, which can better prevent the potential line metal from diffusing to the potential line contact, thereby improving the performance of the device.

【技术实现步骤摘要】
集成电路存储器及其制备方法、半导体器件
本专利技术涉及半导体集成电路
，特别涉及一种集成电路存储器及其形成方法、半导体器件。
技术介绍
集成电路存储器通常包括存储电容器以及连接到所述存储电容器的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极，所述栅极用于控制所述源区和漏区之间的电流流动，并连接至字线，所述源区用于构成位线接触区，以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。随着半导体制作工艺中集成度的不断增加，提升集成电路存储器的集成密度已成为一种趋势。然而，在元件尺寸缩减的要求下，其制作工艺，尤其是位线的制作工艺日渐困难。
技术实现思路
本专利技术的目的在于提供一种集成电路存储器及其制备方法、半导体器件，简化位线的制作工艺，提高位线的稳定性。为解决上述技术问题，本专利技术提供一种集成电路存储器的形成方法，包括：提供一基底，所述基底中形成有多个有源区以及与所述有源区相交的多条字线，每一所述有源区上设置有一位线接触，所述位线接触位于相邻两条所述字线之间的所述基底上；形成一第一间隔材料层在所述基底上，所述第一间隔材料层覆盖所述字线与所述位线接触；刻蚀所述第一间隔材料层，以形成多个第一开口，每一所述第一开口暴露出相邻的两个位线接触以及位于所述相邻的两个位线接触之间的所述字线；形成一阻挡层在所述第一开口的底部及侧壁，并部分填充一导电层在所述第一开口内，以形成第二开口，所述导电层覆盖所述位线接触和所述字线；填充一绝缘材料层在所述第二开口内，所述绝缘材料层覆盖所述导电层，并刻蚀所述绝缘材料层至暴露出部分所述导电层，以形成第三开口，所述第三开口位于所述字线的正上方；以剩余的所述绝缘材料层为掩膜通过所述第三开口刻蚀所述导电层和所述阻挡层，以形成暴露所述字线的通孔；填充第二间隔材料层在所述通孔内，利用所述第二间隔材料层覆盖所述字线并隔离位于其两侧的导电层，其中位于所述第二间隔材料层两侧的所述导电层的底部经由所述阻挡层与所述位线接触电性连接，所述阻挡层还延伸覆盖于所述导电层位于所述第一间隔材料层的侧面，以构成所述集成电路存储器的位线。可选的，形成所述阻挡层之前，还包括：形成一隔离层在所述第一间隔材料层的侧壁。可选的，部分填充所述导电层以形成所述第二开口的步骤包括：形成一导电材料层在所述基底上，所述导电材料层覆盖所述第一间隔材料层并填满所述第一开口；回刻蚀所述导电材料层直至剩余部分厚度的所述导电材料层在所述第一开口中，以形成所述导电层并界定出所述第二开口。可选的，在对所述导电材料层进行刻蚀的同时还对所述阻挡层进行刻蚀，使得所述导电层侧壁上的所述阻挡层的上表面与所述导电层的上表面平齐。可选的，形成所述第一开口的步骤包括：形成一光刻胶层在所述第一间隔材料层上；图形化所述光刻胶层以形成多个第一凹槽，所述第一凹槽暴露部分所述第一间隔材料层；修剪剩余的所述光刻胶层，以扩大所述第一凹槽的开口尺寸并构成第二凹槽，所述第二凹槽的间隔宽度对应等于所述第一开口的间隔宽度；以剩余的所述光刻胶层为掩膜，刻蚀所述第一间隔材料层，以形成所述第一开口。可选的，修剪剩余的所述光刻胶层的方法包括：等离子体轰击所述光刻胶层的所述第一凹槽的侧壁。可选的，形成所述绝缘材料层和所述第三开口的步骤包括：形成一绝缘材料层在所述基底上，所述绝缘材料层覆盖所述第一间隔材料层并填充所述第二开口，且所述绝缘材料层对应所述第二开口的上表面顺应所述第二开口的形貌凹陷，以界定出一第三凹槽，所述第三凹槽的间隔宽度小于所述第二开口的间隔宽度；刻蚀所述绝缘材料层，在所述第三凹槽的下方形成所述第三开口，所述第三开口暴露出部分所述导电层。可选的，所述基底中还形成有至少一个隔离结构，所述隔离结构隔离相邻的所述有源区。基于以上所述的集成电路存储器的制备方法，本专利技术还提供一种集成电路存储器，包括：基底，所述基底中形成有多个有源区以及与所述有源区相交的多条字线，每一所述有源区上设置有一位线接触，所述位线接触位于相邻两条所述字线之间的所述基底上；多条位线，位于所述基底上，所述位线与所述位线接触电性连接；第一间隔材料层和第二间隔材料层，位于所述基底上，且位于相邻所述位线之间；绝缘材料层，覆盖所述位线；其中，所述位线包括间距倍增形成的导电层及阻挡层，所述导电层的底部经由所述阻挡层与所述位线接触电性连接，所述阻挡层还延伸覆盖于所述导电层位于所述第一间隔材料层的侧面。可选的，还包括隔离层，位于所述第一间隔材料层与第二间隔材料层的侧壁。可选的，所述基底中还形成有至少一个隔离结构，所述隔离结构隔离相邻的所述有源区。本专利技术还提供一种半导体器件，包括：基板，所述基板中形成有多个有源区以及与所述有源区相交的多条字线，每一所述有源区上设置有一位线接触，所述位线接触位于相邻两条所述字线之间的所述基板上；多条导体线，位于所述基板上，所述导体线的底部经由阻挡层与所述位线接触区电性连接；间隔材料层，位于所述基底上，且位于相邻所述导体线之间；绝缘材料层，覆盖所述导体线的顶面；其中，所述阻挡层还延伸覆盖所述导体线位于所述间隔材料层的侧面。在本专利技术提供的集成电路存储器的形成方法中，在形成有有源区、字线以及位线接触的基底上形成第一间隔材料层，并刻蚀形成多个第一开口，所述第一开口暴露出所述位线接触，且每一所述第一开口暴露出相邻的两个所述位线接触以及相邻的两个所述位线接触之间的所述字线，然后形成阻挡层在所述第一开口的底部及侧壁，并部分填充导电层在所述第一开口内，以形成第二开口，所述导电层覆盖所述位线接触和所述字线，接着填充绝缘材料层在所述第二开口内，所述绝缘材料层覆盖所述导电层，并刻蚀形成第三开口，所述第三开口位于所述字线的正上方，接着以剩余的所述绝缘层为掩膜刻蚀所述导电层和所述阻挡层，以形成暴露所述字线的通孔，填充第二间隔材料层在所述通孔内，利用所述第二间隔材料层覆盖所述字线并隔离位于其两侧的导电层，其中位于所述第二间隔材料层两侧的所述导电层的底部经由所述阻挡层与所述位线接触电性连接，所述阻挡层还延伸覆盖于所述导电层位于所述第一间隔材料层的侧面，以构成所述集成电路存储器的位线。本专利技术通过简化的间距倍增技术制作位线，简化了制作工艺，并且首先形成的第一开口暴露相邻的两个位线接触以及位于所述相邻的两个位线接触之间的所述字线，使得导电层更充分地填充于所述第一开口中，同时所述阻挡层也可以形成于位线的侧面和底面，能够更好的防止位线金属扩散到位线接触，从而提高器件的性能。附图说明图1为一集成电路存储器的结构示意图；图2为另一集成电路存储器的结构示意图；图3为本专利技术一实施例所提供的集成电路存储器的制备方法的流程示意图；图4a为本专利技术一实施例在执行步骤S100过程中的俯视图；图4b为图4a沿A-A’方向的剖面示意图；图5a为本专利技术一实施例在执行步骤S200过程中的俯视图；图5b为图4a沿A-A’方向的剖面示意图；图6a、7a、8a为本专利技术一实施例在执行步骤S300过程中的俯视图；图6b、7b、8b分别为图6a、7a、8a沿A-A’方向的剖面示意图；图9a为本专利技术一实施例在执行步骤S400过程中形成导电材料层的俯视图；图9b为图9a沿A-A’方向的剖面示意图；图10为本专利技术一实施例在执行步本文档来自技高网...

【技术保护点】
1.一种集成电路存储器的制备方法，其特征在于，包括：提供一基底，所述基底中形成有多个有源区以及与所述有源区相交的多条字线，每一所述有源区上设置有一位线接触，所述位线接触位于相邻两条所述字线之间的所述基底上；形成一第一间隔材料层在所述基底上，所述第一间隔材料层覆盖所述字线与所述位线接触；刻蚀所述第一间隔材料层，以形成多个第一开口，每一所述第一开口暴露出相邻的两个位线接触以及位于所述相邻的两个位线接触之间的所述字线；形成一阻挡层在所述第一开口的底部及侧壁，并部分填充一导电层在所述第一开口内，以形成第二开口，所述导电层覆盖所述位线接触和所述字线；填充一绝缘材料层在所述第二开口内，所述绝缘材料层覆盖所述导电层，并刻蚀所述绝缘材料层至暴露出部分所述导电层，以形成第三开口，所述第三开口位于所述字线的正上方；以剩余的所述绝缘材料层为掩膜通过所述第三开口刻蚀所述导电层和所述阻挡层，以形成暴露所述字线的通孔；填充第二间隔材料层在所述通孔内，利用所述第二间隔材料层覆盖所述字线并隔离位于其两侧的导电层，其中位于所述第二间隔材料层两侧的所述导电层的底部经由所述阻挡层与所述位线接触电性连接，所述阻挡层还延伸覆盖于所述导电层位于所述第一间隔材料层的侧面，以构成所述集成电路存储器的位线。...

【技术特征摘要】
1.一种集成电路存储器的制备方法，其特征在于，包括：提供一基底，所述基底中形成有多个有源区以及与所述有源区相交的多条字线，每一所述有源区上设置有一位线接触，所述位线接触位于相邻两条所述字线之间的所述基底上；形成一第一间隔材料层在所述基底上，所述第一间隔材料层覆盖所述字线与所述位线接触；刻蚀所述第一间隔材料层，以形成多个第一开口，每一所述第一开口暴露出相邻的两个位线接触以及位于所述相邻的两个位线接触之间的所述字线；形成一阻挡层在所述第一开口的底部及侧壁，并部分填充一导电层在所述第一开口内，以形成第二开口，所述导电层覆盖所述位线接触和所述字线；填充一绝缘材料层在所述第二开口内，所述绝缘材料层覆盖所述导电层，并刻蚀所述绝缘材料层至暴露出部分所述导电层，以形成第三开口，所述第三开口位于所述字线的正上方；以剩余的所述绝缘材料层为掩膜通过所述第三开口刻蚀所述导电层和所述阻挡层，以形成暴露所述字线的通孔；填充第二间隔材料层在所述通孔内，利用所述第二间隔材料层覆盖所述字线并隔离位于其两侧的导电层，其中位于所述第二间隔材料层两侧的所述导电层的底部经由所述阻挡层与所述位线接触电性连接，所述阻挡层还延伸覆盖于所述导电层位于所述第一间隔材料层的侧面，以构成所述集成电路存储器的位线。2.如权利要求1所述的集成电路存储器的制备方法，其特征在于，形成所述阻挡层之前，还包括：形成一隔离层在所述第一间隔材料层的侧壁。3.如权利要求2所述的集成电路存储器的制备方法，其特征在于，部分填充所述导电层以形成所述第二开口的步骤包括：形成一导电材料层在所述基底上，所述导电材料层覆盖所述第一间隔材料层并填满所述第一开口；回刻蚀所述导电材料层直至剩余部分厚度的所述导电材料层在所述第一开口中，以形成所述导电层并界定出所述第二开口。4.如权利要求3所述的集成电路存储器的制备方法，其特征在于，在对所述导电材料层进行刻蚀的同时还对所述阻挡层进行刻蚀，使得所述导电层侧壁上的所述阻挡层的上表面与所述导电层的上表面平齐。5.如权利要求1所述的集成电路存储器的制备方法，其特征在于，形成所述第一开口的步骤包括：形成一光刻胶层在所述第一间隔材料层上；图形化所述光刻胶层以形成多个第一凹槽，所述第一凹槽暴露部分所述第一间隔材料层；修剪剩余的所述光刻胶层，以扩大所述第一凹槽的开口尺寸并构成第二凹槽，所述第二凹...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34