集成电路存储器及其形成方法、半导体集成电路器件技术

本发明专利技术提供了一种集成电路存储器及其形成方法、半导体集成电路器件。采用竖直设置在衬底上的有源柱体以构成的立式存储晶体管，从而有利于减小立式存储晶体管在衬底上的单元配置尺寸，进而能够进一步缩减存储器的尺寸。并且，竖直结构的立式存储晶体管具有更好的排布灵活性，例如能够实现多个立式存储晶体管的六方密集排布，以提高存储器中存储单元的排布密集度。此外，本发明专利技术中所采用的有源柱体呈现上宽下窄的结构，从而使字线中环绕有源柱体底端部的部分具备较大的厚度，有利于提高立式存储晶体管的性能。

Integrated circuit memory and its forming method, semiconductor integrated circuit device

The invention provides an integrated circuit memory and a forming method thereof, and a semiconductor integrated circuit device. The vertical memory transistor is composed of an active column vertically arranged on the substrate, thereby reducing the unit configuration size of the vertical memory transistor on the substrate and further reducing the memory size. Moreover, vertical memory transistors with vertical structure have better arrangement flexibility, for example, hexagonal dense arrangement of multiple vertical memory transistors can be realized to improve the arrangement density of memory cells. In addition, the active column adopted in the invention has a structure of upper width and lower narrowness, so that the part of the word line surrounding the end of the active column bottom has a larger thickness, which is beneficial to improving the performance of the vertical memory transistor.

【技术实现步骤摘要】
集成电路存储器及其形成方法、半导体集成电路器件
本专利技术涉及半导体集成电路
，特别涉及一种集成电路存储器及其形成方法，以及一种半导体集成电路器件。
技术介绍
半导体集成电路器件越做越小，使其更加小巧以适合移动计算运用，且能消耗更少能量，让充电间的电池使用时间得以延长。以及，随着半导体器件尺寸的减小亦可相应的提高电路密集度，从而使半导体器件可具有更强大的计算能力。然而，现今的技术发展一直受到当时可取得的微影设备的解析度的限制。具体的说，半导体集成电路器件的尺寸，例如线宽CD(CriticalDimension)和线距S(spaces)的最小尺寸取决于微影设备的解析能力，因此，在微影设备可获得的最小特征尺寸的限制下，小于最小特征尺寸的图形无法稳定地获得。这将限制半导体器件尺寸的进一步缩减，并无法再次提高半导体器件中单元元件的排布密集度。针对集成电路存储器(例如，动态随机存储器DRAM)而言，其内部阵列区中存储单元包括存储晶体管和与之连接的存储元件。所述存储晶体管的源区、沟道区和漏区沿着平行于衬底表面的方向水平分布，在所述存储单元的存储晶体管正常导通的情况下，其沟道电流总体上沿着水平方向在源区和漏区之间流通。那么，当所述存储晶体管缩减至预定尺寸时，将极易产生存储晶体管的短沟道效应。可见，现有的存储器的尺寸不仅受到微影设备的解析度的限制，同时还需要考量缩减尺寸之后所带来的短沟道效应。
技术实现思路
本专利技术的目的在于提供一种集成电路存储器，以缩减存储器的尺寸并能够提高存储器中存储单元的排布密集程度。为解决上述技术问题，本专利技术提供一种集成电路存储器，包括：一衬底；多条位线，形成在所述衬底上并沿着第一方向延伸；多个有源柱体，形成在所述位线上，以使所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，多条字线，形成在所述衬底上并沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的部分共同构成所述存储器的立式存储晶体管。可选的，所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。可选的，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。可选的，所述有源柱体具有相对于高度方向倾斜的倾斜侧壁，所述倾斜侧壁与所述位线表面具有第一夹角，所述第一夹角为锐角。可选的，所述栅极管具有外栅极侧壁，所述外栅极侧壁与所述字线在所述衬底上沿着第二方向延伸的上表面之间具有第三夹角，所述第三夹角大于所述第一夹角。可选的，所述有源柱体的所述顶端部的截面尺寸大于等于35nm。可选的，所述存储器的所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。可选的，所述存储器还包括多个存储元件，形成在所述立式存储晶体管的上方，并与所述有源柱体的所述顶端部电性连接。可选的，所述有源柱体的所述底端部中形成有第一掺杂区，连接于所述位线上，所述有源柱体的所述顶端部中形成有第二掺杂区，用以连接存储元件，所述第一掺杂区和所述第二掺杂区分别构成所述立式存储晶体管的漏区和源区。可选的，所述集成电路存储器还包括：一绝缘介质层，形成在所述衬底上，所述绝缘介质层填充相邻的所述位线之间的间隙并覆盖所述位线，所述字线部分形成在所述绝缘介质层上。可选的，所述绝缘介质层还环绕所述有源柱体的部分底端部；并且，所述绝缘介质层的顶表面高于所述位线的顶表面，并低于所述有源柱体的所述第一掺杂区的顶部边界。可选的，所述字线的所述栅极管的顶表面低于所述有源柱体的顶表面，并高于所述有源柱体的所述第二掺杂区的底部边界。可选的，所述存储器还包括：一间隔介质层，形成在所述衬底上并填充相邻的所述字线之间的间隙并部分覆盖所述字线。可选的，所述字线的所述栅极管的顶表面低于所述间隔介质层的顶表面和所述有源柱体的顶表面，并界定出一环形槽在所述栅极管的上方；所述存储器还包括：一隔离层，覆盖所述间隔介质层，并填充所述环形槽以覆盖所述字线的所述栅极管。可选的，所述字线延伸的所述第二方向和所述位线延伸的所述第一方向在所述衬底上投影相交并具有一第二夹角，所述第二夹角的角度介于50°～70°。可选的，多条所述字线和多条所述位线空间相交并具有多个交叠区域，一个交叠区域对应一个所述有源柱体，多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。本专利技术的又一目的在于提供一种集成电路存储器的形成方法，包括：提供一衬底，并形成多条位线在所述衬底上，所述位线沿着第一方向延伸；形成多个有源柱体在所述位线上，所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，形成多条字线(400)在所述衬底上，所述字线沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管。可选的，所述有源柱体的形成方法包括：形成一牺牲层在所述衬底上，并形成一第一掩膜层在所述牺牲层上，所述第一掩膜层中开设有多个开口，所述开口暴露出所述牺牲层；以所述第一掩膜层为掩膜执行刻蚀工艺，在刻蚀过程中刻蚀剂刻蚀所述牺牲层以形成多个凹槽，并且所述刻蚀剂进一步钝化所述凹槽的侧壁并继续刻蚀所述凹槽，直至贯穿所述牺牲层以形成多个通孔，所述通孔底部的开口尺寸小于所述通孔顶部的开口尺寸；以及，填充有源材料在所述通孔中以形成所述有源柱体，并去除所述牺牲层。可选的，所述刻蚀工艺包括：第一刻蚀步骤，利用第一刻蚀剂刻蚀所述牺牲层以形成多个所述凹槽；以及，第二刻蚀步骤，利用所述第一刻蚀剂和第二刻蚀剂继续刻蚀所述凹槽，并且在刻蚀过程中，所述第二刻蚀剂钝化所述凹槽的侧壁。可选的，利用所述第一刻蚀步骤形成的所述凹槽的深度值小于等于所述牺牲层的高度值的20％。可选的，在所述第二刻蚀步骤中，所述第二刻蚀剂的含量随着刻蚀过程逐渐增加。可选的，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。可选的，在形成所述有源柱体在所述位线上之后，还包括：部分去除所述有源柱体的顶端部。可选的，在部分去除所述有源柱体之前，所述有源柱体的所述顶端部的最大宽度尺寸大于等于40nm；在部分去除所述有源柱体之后，所述有源柱体的所述顶端部的最大宽度尺寸大于等于35nm。可选的，所述字线的形成方法包括：填充一字线材料层在相邻的所述有源柱体之间的间隙中，所述字线材料层还填充所述有源柱体的所述底端部的凹陷区域；形成一第二掩膜层在所述衬底上，所述第二掩膜层中形成有多条沿着第二方向延伸的线条，以所述第二掩膜层为掩膜本文档来自技高网...

【技术保护点】
1.一种集成电路存储器，其特征在于，包括：一衬底；多条位线，形成在所述衬底上并沿着第一方向延伸；多个有源柱体，形成在所述位线上，以使所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，多条字线，形成在所述衬底上并沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管。

【技术特征摘要】
1.一种集成电路存储器，其特征在于，包括：一衬底；多条位线，形成在所述衬底上并沿着第一方向延伸；多个有源柱体，形成在所述位线上，以使所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，多条字线，形成在所述衬底上并沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管。2.如权利要求1所述的集成电路存储器，其特征在于，所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。3.如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。4.如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体具有相对于高度方向倾斜的倾斜侧壁，所述倾斜侧壁与所述位线表面具有第一夹角，所述第一夹角为锐角。5.如权利要求3所述的集成电路存储器，其特征在于，所述栅极管具有外栅极侧壁，所述外栅极侧壁与所述字线在所述衬底上沿着第二方向延伸的上表面之间具有第三夹角，所述第三夹角大于所述第一夹角。6.如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体的所述顶端部的最大宽度尺寸界于60nm～30nm，所述有源柱体的所述底端部的最大宽度尺寸界于40nm～10nm。7.如权利要求1所述的集成电路存储器，其特征在于，所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。8.如权利要求1所述的集成电路存储器，其特征在于，所述集成电路存储器还包括：多个存储元件，形成在所述立式存储晶体管的上方，并与所述有源柱体的所述顶端部电性连接。9.如权利要求1所述的集成电路存储器，其特征在于，所述有源柱体的所述底端部中形成有第一掺杂区，连接于所述位线上，所述有源柱体的所述顶端部中形成有第二掺杂区，用以连接存储元件，所述第一掺杂区和所述第二掺杂区分别构成所述立式存储晶体管的漏区和源区。10.如权利要求9所述的集成电路存储器，其特征在于，还包括：一绝缘介质层，形成在所述衬底上，所述绝缘介质层填充相邻的所述位线之间的间隙并覆盖所述位线，所述字线中沿着所述第二方向延伸的部分形成在所述绝缘介质层上。11.如权利要求10所述的集成电路存储器，其特征在于，所述绝缘介质层还环绕所述有源柱体的部分底端部；并且，所述绝缘介质层的顶表面高于所述位线的顶表面，并低于所述有源柱体的所述第一掺杂区的顶部边界。12.如权利要求9所述的集成电路存储器，其特征在于，所述字线的所述栅极管的顶表面低于所述有源柱体的顶表面，并高于所述有源柱体的所述第二掺杂区的底部边界。13.如权利要求1所述的集成电路存储器，其特征在于，还包括：一间隔介质层，形成在所述衬底上，所述间隔介质层填充相邻的所述字线之间的间隙并部分覆盖所述字线。14.如权利要求13所述的集成电路存储器，其特征在于，所述字线的所述栅极管的顶表面低于所述间隔介质层的顶表面和所述有源柱体的顶表面，以界定出一环形槽在所述栅极管的上方；所述存储器还包括：一隔离层，覆盖所述间隔介质层，并填充所述环形槽以覆盖所述字线的所述栅极管的顶表面。15.如权利要求1所述的集成电路存储器，其特征在于，所述字线延伸的所述第二方向和所述位线延伸的所述第一方向在所述衬底上投射相交并具有一第二夹角，所述第二夹角的角度介于50°～70°。16.如权利要求1～15任一项所述的集成电路存储器，其特征在于，多条所述字线和多条所述位线空间相交并具有多个交叠区域，一个交叠区域对应一个所述有源柱体，多个所述有源柱体中等距相邻同一有源柱体的六个有源柱体呈现六方阵列排布。17.一种集成电路存储器的形成方法，其特征在于，包括：提供一衬底，并形成多条位线在所述衬底上，所述位线沿着第一方向延伸；形成多个有源柱体在所述位线上，所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，形成多条字线在所述衬底上，所述字线沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管。18.如权利要求17所述的集成电路存储器的形成方法，其特征在于，所述有源柱体的形成方法包括：形成一牺牲层在所述衬底上，并形成一第一掩膜层在所述牺牲层上，所述第一掩膜层中开设有多个开口，所述开口暴露出所述牺牲层；以所述第一掩膜层为掩膜执行刻蚀工艺，在刻蚀过程中刻蚀剂刻蚀所述牺牲层以形成多个凹槽，并且所述刻蚀剂进一步钝化所述凹槽的侧壁并继续刻蚀所述凹槽，直至贯穿所述牺牲层以形成多个通孔，所述通孔底部的开...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34