包括掩埋电容结构的半导体器件及其形成方法技术

本发明专利技术涉及包括掩埋电容结构的半导体器件及其形成方法。本公开提供了半导体器件和制造技术，其中可以在SOI器件的掩埋绝缘层的层级处提供掩埋电容结构，从而与传统策略相比提供了降低的工艺复杂度，而仍然在掩埋电容结构上方保留优异的路由能力。

Semiconductor device including buried capacitance structure and its forming method

The invention relates to a semiconductor device including a buried capacitance structure and a forming method thereof. Semiconductor devices and manufacturing techniques are provided in which a buried capacitor structure can be provided at the buried insulating layer level of the SOI device, thereby providing reduced process complexity compared with conventional strategies, while still retaining excellent routing capability above the buried capacitor structure.

【技术实现步骤摘要】
包括掩埋电容结构的半导体器件及其形成方法
一般地，本公开涉及半导体器件，其中除了诸如晶体管等的有源电路元件之外还必须提供电容结构以便获得优异的器件性能和/或扩展器件功能(例如，相对于射频应用等)。
技术介绍
在半导体工业中已经取得了不断的进步，从而现在提供了其中包括大量的诸如晶体管等的电路元件的集成电路。除了通常以数字和/或模拟组件的形式提供的用于控制半导体器件内的电压和/或电流的晶体管元件之外，存在将附加功能集成到单个半导体器件中的连续趋势，从而形成甚至是单芯片上的完整系统-片上系统(SoC)。因此，除了通常使用的电阻器之外，无源电路元件，特别是电容器等必须在许多类型的集成电路中实现。例如，已经开发了许多制造策略用于将电容结构容纳到复杂集成电路的设计中，例如当快速切换晶体管元件可能导致适度高的瞬态电流时，提供用于例如通过缓冲工作电压来稳定关键器件区域的操作的去耦合电容器。为此，例如在有源半导体材料中具有一个电极的基于半导体的电容结构可以被设置在半导体器件中的策略上适当的位置处，以减少电源电压波动。在其他情况下，为了实现诸如动态RAM区的存储区，必须并入多个电容器。在这些存储区中，通常使用一个电容器和相关联的晶体管存储一比特信息，其中，就实现高比特密度而言，通常可以将电容器设置为深沟槽电容器以便建立所需电容，然而，由此需要附加的复杂工艺步骤来形成深沟槽并适当地用导电和电介质材料填充深沟槽。当在半导体器件的器件层级中，即，在也用于形成有源电路元件(诸如基于硅的集成电路的逻辑区域中的例如依赖于广为接受的CMOS技术的复杂晶体管)的半导体材料之中和之上提供电容结构时，这些结构优选地被实现为具有与优选NMOS晶体管的配置类似的组件，然而，由此消耗有价值的衬底空间，这因此可能相对于减小复杂集成电路的整体尺寸而显著限制设计灵活性。此外，在复杂半导体器件的器件层级中提供相应的电容结构可能需要相对于接触层级，特别是相对于半导体器件的金属化系统中的总体信号路由的适当的设计调整，因为器件层级内部信号路由能力受到形成在其中的附加电容结构的显著影响。在许多其他方法中，在复杂半导体器件的金属化系统内提供电容结构，由此提供了将高度导电金属材料并入到电容器电极中的可能性，同时基本上避免了器件层级中的空间消耗。另一方面，在金属化系统中并入基于金属的电容器需要在金属化层级中对相应的信号路由进行复杂的重新设计，并且最终还可以有助于复杂集成电路的横向尺寸的总体增加，因为由电容器占据的金属化系统中的区域不再可用于信号路由。此外，在形成复杂金属化系统时，在金属化系统中并入电容器可能需要大量附加的工艺步骤，从而也对总体工艺复杂性造成显著影响，由此增加了制造成本。由于除了在仍维持集成电路的高性能的同时降低总体功耗的总体要求之外，还存在关于例如通过并入RF组件来实现具有增加功能性的无源电路区域的增长的需求，这进而可能赋予集成电路优异的连接功能。由于在半导体工业中的这种普遍发展并且尽管如上所述在形成电容结构时存在困难，因此电容器必须被越来越多地并入到集成电路的设计中，其中特别地，由于适度高的复杂性和/或空间消耗，现有技术可能不被认为是有前途的选项，这显著地促成整体制造成本。鉴于上述情况，本公开因此涉及其中可以在集成电路中提供电容结构的技术，同时避免或至少减少上述一个或多个问题的影响。
技术实现思路
以下给出本专利技术的简化摘要，以提供对本专利技术的某些方面的基本理解。此摘要并非本专利技术的详尽概述。它并非旨在识别本专利技术的关键或核心要素或描绘本专利技术的范围。其唯一目的是要以简化的形式呈现一些概念，作为稍后讨论的更详细描述的序言。通常，本公开基于这样的概念，即，电容结构可以在基于绝缘体上半导体(SOI)技术形成的半导体器件中有效地实现，其中典型地掩埋绝缘层将半导体层与基于半导体的衬底材料分离。该SOI器件结构可以有效地用于提供“掩埋”电容结构，然而不需要形成深沟槽。掩埋电容结构可以具有以衬底材料的相应部分的形式的共享电容器电极，而诸如含金属或掺杂半导体的电极的高导电电极可以位于衬底材料上方。由于电容结构的掩埋性质，器件层级，即，典型地设置在相应半导体层上方的区域仍可有效地用于信号路由等，因为掩埋电容结构上方的区域仍然可用于在其上形成诸如电极线的导电线。因此，可以以高空间效率的方式提供用于各种目的的电容器作为半导体器件的特定器件区域中的掩埋结构，其中保留与用于现有的用于制造基于SOI的半导体器件的工艺流程的高度兼容性。也就是说，通过在掩埋绝缘层的层级处并入电容结构，可以应用非复杂的工艺技术，由此提供低成本的总体制造流程，同时仍然保持位于器件层级、接触层级和金属化系统中的掩埋电容结构之上的信号路由能力。在一个示例性实施例中，本公开涉及一种半导体器件，其包括由第一浅沟槽隔离结构横向包围的第一器件区域，其中所述第一浅沟槽隔离结构穿过半导体层和掩埋绝缘层延伸到衬底材料中。此外，所述半导体器件包括由第二浅沟槽隔离结构横向包围的第二器件区域，其中所述第二浅沟槽隔离结构穿过所述半导体层和所述掩埋绝缘层延伸到所述衬底材料中。此外，所述半导体器件包括形成在所述第一器件区域之中和之上的完全耗尽晶体管元件。此外，所述半导体器件包括形成在所述第二器件区域中的多个电容结构，以便具有由所述衬底材料形成的共享电容器电极。根据另一个示例性实施例，本公开涉及一种半导体器件，其包括形成在第一器件区域之中和上方的晶体管元件，其中所述第一器件区域形成在在掩埋绝缘层上形成的半导体层中。另外，所述半导体器件包括在所述第二器件区域中形成的多个电容结构，其中所述多个电容结构中的每一个包括含金属的电容器电极和含掺杂半导体材料的电容器电极中的一个，并且其中所述多个电容结构进一步包括形成在所述含金属的电容器电极下方的共享电容器电极的一部分。此外，所述半导体器件包括至少部分地形成在所述电容结构上方并且具有与所述晶体管元件的栅电极相同的配置的多个电极线。根据又一个示例性实施例，本公开涉及一种方法。所述方法包括在覆盖第一器件区域的同时，形成穿过半导体器件的第二器件区域中的半导体层和掩埋绝缘层并进入到衬底材料中的多个开口。所述方法进一步包括在所述开口中的每一个的侧壁和底面上形成绝缘材料。此外，所述方法包括通过在存在所述绝缘材料的情况下使用导电材料部分地填充所述开口而在所述多个开口的每一个中形成电容器电极。此外，所述方法包括：在形成所述电容器电极之后，形成沟槽隔离结构以横向划分所述第一和所述第二器件区域，其中所述沟槽隔离结构延伸穿过所述半导体层和所述掩埋绝缘层并进入到所述衬底材料中。附图说明通过结合附图参考以下描述，可以理解本公开，其中相同的参考标号表示相同的元件，并且其中：图1A和图1B分别示意性地示出了根据示例性实施例的处于初始制造阶段的半导体器件的顶视图和截面图，该阶段用于在掩埋绝缘层的层级处在一个器件区域中形成电容结构；图2A和图2B分别示意性地示出了根据示例性实施例的处于进一步地高级制造阶段的半导体器件的顶视图和截面图，其中相应的开口被形成为延伸到衬底材料中以用于容纳电容结构的相应的含金属的电极；图3A和3B分别示意性地示出了根据示例性实施例的处于制造阶段的半导体器件的顶视图和截面图，其中提供了用于形成含金属的电本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：由第一浅沟槽隔离结构向包围的第一器件区域，所述第一浅沟槽隔离结构穿过半导体层和掩埋绝缘层延伸到衬底材料中；由第二浅沟槽隔离结构横向包围的第二器件区域，所述第二浅沟槽隔离结构穿过所述半导体层和所述掩埋绝缘层延伸到所述衬底材料中；形成在所述第一器件区域之中和之上的完全耗尽晶体管元件；以及形成在所述第二器件区域中的多个电容结构，以便具有包括所述衬底材料的共享电容器电极。

【技术特征摘要】
2017.02.22 US 15/4394441.一种半导体器件，包括：由第一浅沟槽隔离结构向包围的第一器件区域，所述第一浅沟槽隔离结构穿过半导体层和掩埋绝缘层延伸到衬底材料中；由第二浅沟槽隔离结构横向包围的第二器件区域，所述第二浅沟槽隔离结构穿过所述半导体层和所述掩埋绝缘层延伸到所述衬底材料中；形成在所述第一器件区域之中和之上的完全耗尽晶体管元件；以及形成在所述第二器件区域中的多个电容结构，以便具有包括所述衬底材料的共享电容器电极。2.根据权利要求1所述的半导体器件，其中所述多个电容结构中的每一个包括含金属的电极和含掺杂半导体材料的电极中的一个。3.根据权利要求2所述的半导体器件，进一步包括位于所述含金属的电极和含掺杂半导体材料的电极中的所述至少一个上方的绝缘材料，所述绝缘材料包括与所述第一和第二浅沟槽隔离结构的材料相同的材料。4.根据权利要求1所述的半导体器件，进一步包括位于所述第二器件区域上方的一个或多个导电线，其中所述一个或多个导电线中的至少一些具有与所述完全耗尽晶体管元件的栅电极结构对应的配置。5.根据权利要求1所述的半导体器件，进一步包括电连接到所述多个电容结构中的至少一些的开关元件，其中所述开关元件适于使能所述多个电容结构中的所述至少一些中的至少两个之间的受控的电连接。6.根据权利要求5所述的半导体器件，其中所述开关元件包括所述完全耗尽晶体管元件。7.根据权利要求1所述的半导体器件，进一步包括连接到所述共享电容器电极的掺杂半导体材料，其中所述掺杂半导体材料具有与所述完全耗尽晶体管元件的升高的漏极和源极区域相同的配置。8.根据权利要求2所述的半导体器件，进一步包括连接到所述全耗尽晶体管元件的多个第一接触元件以及连接到所述多个电容结构的所述含金属的电极中的至少一些的多个第二接触元件。9.一种半导体器件，包括：位于第一器件区域之中和上方的晶体管元件，所述第一器件区域被限定在位于掩埋绝缘层上的半导体层中；位于第二器件区域中的多个电容结构，所述多个电容结构中的每一个包括含金属的电容器电极和含掺杂半导体材料的电极中的一者，所述多个电容结构中的每一个进一步包括位于所述含金属的电容器电极下方的共享电容器电极的部分；以及多个电极线，其至少部分地位于所述电容结构之上并且具有与所述晶体管元件的栅电极相同的配置。10.根据权利要求9所述的半导体器件，其中所述含金属的电容器电极...

【专利技术属性】
技术研发人员：P·巴尔斯，F·雅库博夫斯基，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY