【技术实现步骤摘要】
半导体存储器件结构及其制作方法
本专利技术属于半导体器件设计及制造领域,特别是涉及一种半导体存储器件结构及其制作方法。
技术介绍
动态随机存储器(DynamicRandomAccessMemory,简称:DRAM)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器10和晶体管11;晶体管11的栅极与字线13相连、晶体管11的漏极/源极与位线12相连、晶体管11的源极/漏极与电容器10相连;字线13上的电压信号能够控制晶体管11的打开或关闭,进而通过位线12读取存储在电容器10中的数据信息,或者通过位线12将数据信息写入到电容器10中进行存储,如图1所示。随着半导体器件尺寸微缩,电容器在衬底上的横向面积减小。为了提高或维持足够高的电容值,通常增加下电极(bottomelectrode)的高度或者减小下电极的厚度。此时电极长径比较高,厚度较薄,会对电容器阵列区域的可靠性造成影响。比如,可能会引起下电极坍塌或倾覆,相邻的下电极相接从而造成电容器之间的短路。目前常用的手段是通过添加电极的横向连续支承层增加稳定性。但已有的单层横向支撑有其高度极限,电容值受到电极高度限制,电容器下电极倾覆和成片坍塌的风险依然存在。基于以上所述,提供一种可以有效防止电容器下电极坍塌或倾覆,并可有效提高单位电容值的半导体存储器件结构及其制作方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种半导体存储器件结构及其制作方法,用于解决现有技术中增加电容器下电极高度容易造成坍塌或倾覆的问题。为实现上述目的及其他相关目的,本专利技术 ...
【技术保护点】
1.一种半导体存储器件结构,其特征在于,所述半导体存储器件结构包括:半导体衬底,所述半导体衬底具有多个在内存数组结构中的电容触点;双面电容器,包括:连接于所述电容触点的第一导电层;覆盖于所述第一导电层的内表面及外表面的电容介质层;以及覆盖于所述电容介质层外表面的第二导电层;底部支撑层,连接于所述第一导电层的底部侧壁,所述底部支撑层形成于所述半导体衬底上;中部支撑层,连接于所述第一导电层的中部侧壁,并包含第一开口,所述中部支撑层位于所述底部支撑层之上;以及顶部支撑层,连接于所述第一导电层的顶部侧壁,并包含第二开口,所述顶部支撑层位于所述中部支撑层之上;其中,所述第一导电层具有凸出于所述顶部支撑层的凸出部,所述凸出部的顶缘被所述电容介质层及所述第二导电层包覆,以使所述双面电容器的电极高度大于由所述底部支撑层、所述中部支撑层和所述顶部支撑层所构成的支撑高度。
【技术特征摘要】
1.一种半导体存储器件结构,其特征在于,所述半导体存储器件结构包括:半导体衬底,所述半导体衬底具有多个在内存数组结构中的电容触点;双面电容器,包括:连接于所述电容触点的第一导电层;覆盖于所述第一导电层的内表面及外表面的电容介质层;以及覆盖于所述电容介质层外表面的第二导电层;底部支撑层,连接于所述第一导电层的底部侧壁,所述底部支撑层形成于所述半导体衬底上;中部支撑层,连接于所述第一导电层的中部侧壁,并包含第一开口,所述中部支撑层位于所述底部支撑层之上;以及顶部支撑层,连接于所述第一导电层的顶部侧壁,并包含第二开口,所述顶部支撑层位于所述中部支撑层之上;其中,所述第一导电层具有凸出于所述顶部支撑层的凸出部,所述凸出部的顶缘被所述电容介质层及所述第二导电层包覆,以使所述双面电容器的电极高度大于由所述底部支撑层、所述中部支撑层和所述顶部支撑层所构成的支撑高度。2.根据权利要求1所述的半导体存储器件结构,其特征在于:所述中部支撑层与所述底部支撑层之间具有第一间距,所述顶部支撑层与所述中部支撑层之间具有第二间距,所述第二间距小于所述第一间距,且所述第一导电层凸出于所述顶部支撑层的凸出部的高度小于所述第二间距。3.根据权利要求1所述的半导体存储器件结构,其特征在于:一个所述第二开口与一个所述第一导电层交叠,或一个所述第二开口同时与多个所述双面电容器的所述第一导电层交叠。4.根据权利要求3所述的半导体存储器件结构,其特征在于:所述第二开口包含圆形开口,一个所述圆形开口与三个所述第一导电层交叠,且所述圆形开口仅与所述第一导电层部分交叠。5.根据权利要求3所述的半导体存储器件结构,其特征在于:所述第二开口交叠的所述第一导电层被去除一顶层部分,与所述第二开口交叠的所述第一导电层的高度低于未与所述第二开口交叠的所述第一导电层的高度,所述第一导电层在被去除顶层部分相对于未去除顶层部分的高度差小于所述凸出部的凸出高度。6.根据权利要求1所述的半导体存储器件结构,其特征在于:所述第二开口未与任一所述双面电容器的所述第一导电层交叠,所述第一导电层在电容孔开口边缘的各处高度概呈相等。7.根据权利要求6所述的半导体存储器件结构,其特征在于:所述第二开口的径向宽度与位于所述第二开口与所述第一导电层之间的所述顶部支撑层的宽度比介于2:1~8:1之间。8.根据权利要求1所述的半导体存储器件结构,其特征在于:所述第一开口及所述第二开口在垂直方向上对齐设置,所述顶部支撑层垂直连接于所述第一导电层的顶部侧壁,所述中部支撑层垂直连接于所述第一导电层的中部侧壁。9.根据权利要求8所述的半导体存储器件结构,其特征在于:所述电容介质层及所述第二导电层更覆盖于所述顶部支撑层、所述中部支撑层及所述底部支撑层表面。10.根据权利要求1所述的半导体存储器件结构,其特征在于:所述第一导电层及所述第二导电层的材料包括金属氮化物及金属硅化物中的一种或两种;所述电容介质层的材料包括氧化锆、氧化铪、氧化钛锆、氧化钌、氧化锑、氧化铝所组成群组中的一种或两种以上。11.根据权利要求1所述的半导体存储器件结构,其特征在于:所述顶部支撑层的厚度大于所述中部支撑层的厚度。12.根据权利要求1~11任一项所述的半导体存储器件结构,其特征在于:所述凸出部的高度介于所述第一导电层的整体高度的八分之一至四分之一之间。13.一种半导体存储器件结构的制作方法,其特征在于,所述制作方法包括步骤:1)提供一半导体衬底,所述半导体衬底具有多个在内存数组结构中的电容触点(102);2)形成叠层结构于所述半导体衬底上,所述叠层结构包括依次层叠的底部支撑层、第一牺牲介质层、中部支撑层、第二牺牲层、顶部支撑层、第三牺牲层以及暂时支撑层;3)刻蚀出电容孔于所述叠层结构中,所述电容孔显露所述电容触点;4)形成第一导电层于所述电容孔的底部及侧壁;5)去除所述叠层结构的所述暂时支撑层,并去除所述第三牺牲层,以显露所述顶部支撑层,同时使得所述第一导电层凸出于所述顶部支撑层以形成凸出部;6)形成第一开口于所述顶部支撑层,以显露所述第二牺牲层,并采用湿法腐蚀工艺去除所述第二牺牲层,以显露所述中部支撑层;7)形成第二开口于所述中部支撑层,以显露所述第一牺牲层,并采用湿法腐蚀工艺去除所述第一牺牲层;以及8)形成电容介质层于所述第一导电层的内表面及外表面、所述顶部支撑层表面及所述中部支撑层表面,于所述电容介质层表面形成第二导电层,以形成包含所述第一导电层、所述电容介质层及所述第二导电层的双面电容器,所述凸出部的顶缘被所述电容介质层及所述第二导电层包覆,所述双面电容器的电极高度大于由所述底部支撑层、所述中部支撑层和所述顶部支撑层所构成的支撑高度。14.根据权利要求13所述的半导体存储器件结构的制作方法,其特征在于:步骤2)中,所述第一牺牲层的厚度、所述第二牺牲层的厚度及所述第三牺牲层的厚度呈依次递减。15.根据权利要求13所述的半导体存储器件结构的制作方法,其特征在于:步骤2)中,所述底部支撑层、所述中部支撑层、所述顶部支撑层及所述暂时支撑层的材质包含氮化硅,所述第一牺牲介质层、所述第二牺牲层及所述第三牺牲层的材质包含氧化硅。16.根据权利要求13所述的半导体存储器件结构的制作方法,其特征在于:步骤5)中,采用干法刻蚀工艺将所述暂时支撑层全部去除,并采用湿法腐蚀工艺去除所述第三牺牲层,以显露所述顶部支撑层。17.根据权利要求13所述的半导体存储器件结构的制作方法,其特征在于:步骤6)包括:6-1)形成聚合物层,所述聚合层填充所述电容孔并覆盖所述第一导电层之上;6-2)于所述聚合物层表面形成掩膜层,所述掩膜层具有窗口,...
【专利技术属性】
技术研发人员:吴双双,
申请(专利权)人:睿力集成电路有限公司,
类型:发明
国别省市:安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。