带有选择栅极晶体管的NAND结构制造技术

描述了通过使用NAND串的不同部分之间的一个或多个层选择栅极晶体管来改善非易失性存储器的性能的系统和方法。第一存储器串层可以包括第一组存储器单元晶体管，第一组存储器单元晶体管可以被编程以储存第一组数据，并且第二存储器串层可以包括第二组存储器单元晶体管，第二组存储器单元晶体管布置在第一组晶体管上方并且可以被编程以储存第二组数据。在第一组存储器单元晶体管与第二组存储器单元晶体管之间可以包括与第一组存储器单元晶体管和第二组存储器单元晶体管串联的层选择栅极晶体管。层选择栅晶体管可以包括可编程的晶体管或不可编程的晶体管。

【技术实现步骤摘要】
【国外来华专利技术】带有选择栅极晶体管的NAND结构
技术介绍
半导体存储器广泛地用于各种电子装置，诸如蜂窝电话、数字照相机、个人数字助理、医疗电子装置、移动计算装置和非移动计算装置。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接到电源(例如，电池)时，非易失性存储器也允许储存和保留信息。非易失性存储器的示例包含闪速存储器(例如，NAND型和NOR型闪速存储器)和电可擦除可编程只读存储器(EEPROM)。闪速存储器和EEPROM两者都使用浮置栅极晶体管。对于每个浮置栅极晶体管，浮置栅极位于浮置栅极晶体管的沟道区上方并且与其绝缘。沟道区域位于浮置栅极晶体管的源极区域与漏极区域之间。控制栅极位于浮置栅极上方并且与浮置栅极绝缘。浮置栅极晶体管的阈值电压可以通过设置储存在浮置栅极上的电荷量来控制。通常使用Fowler-Nordheim(F-N)隧穿或热电子注入来控制浮置栅极上的电荷量。调节阈值电压的能力允许浮置栅极晶体管用作非易失性储存元件或存储器单元。在一些情况下，可以通过编程和读取多个阈值电压或阈值电压范围来提供每个存储器单元多于一个的数据位(即，多级或多状态存储器单元)。NAND闪速存储器结构通常布置与两个选择栅极串联并且在两个选择栅极之间的多个浮置栅极晶体管。串联的浮置栅极晶体管和选择栅极可以被称为NAND串。近年来，为了降低每位成本，NAND闪速存储器已经进行了扩展。然而，随着工艺几何尺寸缩小，呈现出许多设计和工艺挑战。这些挑战包含晶体管特性随工艺、电压和温度的变化的增加。附图说明图1A-图1F描绘了存储器系统的各种实施例。图2描绘了单片三维存储器阵列的一部分的一个实施例。图3描绘了单片三维存储器阵列的一部分的另一个实施例。图4描绘了包含非易失性存储器材料的垂直条带的单片三维存储器阵列的一部分的一个实施例。图5描绘了使用图4中所示的垂直定向选择装置的存储器结构的截面图。图6A描绘了NAND串的一个实施例。图6B描绘了使用对应电路图的图6A的NAND串的一个实施例。图6C描绘了包含多个NAND串的存储器块的一个实施例。图6D描绘了三位每单元存储器单元的可能的阈值电压分布(或数据状态)的一个实施例。图7A描绘了四个NAND串的一个实施例。图7B描绘了包含四组存储器串的NAND结构的一个实施例。图7C描绘了包含层(tier)选择栅极晶体管的NAND结构的一个实施例。图7D描绘了包含层选择栅极晶体管的NAND结构的替代实施例。图7E描绘了包含两层选择栅极晶体管的NAND结构的一部分的一个实施例。图7F描绘了施加到包含一个或多个层选择栅极晶体管的NAND结构的字线的偏置条件的一个实施例。图8是描述用于使用包含一个或多个层选择栅晶体管的NAND结构来进行存储器操作的过程的一个实施例的流程图。具体实现方式描述了通过使用NAND结构的不同部分之间的一个或多个层选择栅晶体管来改善非易失性存储器的性能和可靠性的技术。NAND结构(例如，NAND串)可以包含可以经由一个或多个层选择栅晶体管电连接在一起或电隔离的两个或多个存储器串层(例如，两个子串)。NAND结构可以包括包含两个或多个存储器串层的水平NAND结构或垂直NAND结构，诸如位成本可缩放(BiCS)NAND结构。第一存储器串层可以包括可以被编程以储存第一组数据的第一组存储器单元晶体管(例如，浮置栅极晶体管或电荷俘获晶体管)，并且第二存储器串层可以包括第二组存储器单元晶体管，第二组存储器单元晶体管布置在第一组晶体管之上并且可以被编程为储存第二组数据。在第一组存储器单元晶体管与第二组存储器单元晶体管之间可以包含与第一组存储器单元晶体管和第二组存储器单元晶体管串联的层选择栅极晶体管。层选择栅极晶体管可以包括可编程的晶体管(例如，浮置栅极晶体管或电荷俘获晶体管)或不可编程的晶体管(例如，NMOS晶体管、PMOS晶体管、或者没有电荷俘获层来修改的晶体管的晶体管阈值电压的晶体管)。层选择栅极晶体管可具有第一晶体管沟道长度，该第一晶体管沟道长度与第一组存储器单元晶体管和/或第二组存储器单元晶体管的晶体管沟道长度不同。第一沟道长度可以大于用于第一组存储器单元晶体管和第二组存储器单元晶体管的任何晶体管沟道长度。例如，第一沟道长度可以是用于第一组存储器单元晶体管和第二组存储器单元晶体管的晶体管沟道长度的三倍。较长的晶体管沟道长度可能有助于减少或抑制短沟道效应，诸如晶体管阈值电压的变化性、漏极引起的势垒降低以及速度饱和(velocitysaturation)。两个或多个存储器串层可以与NAND串的两个或多个子串对应，该两个或多个子串可以经由布置在两个或多个子串之间的一个或多个层选择栅极晶体管而选择性地彼此电连接。NAND串可以连接到NAND串的漏极端处的位线和NAND串的源极端处的源极线。第一子串可以直接连接到位线，第二子串可以直接连接到源极线，并且层选择栅极晶体管可以直接连接到第一子串和第二子串二者。在一些实施例中，布置在第一组存储器单元晶体管与第二组存储器单元晶体管之间并且与它们串联的层选择栅极晶体管可以被制造为具有以下沟道长度：该沟道长度大于第一组存储器单元晶体管的第一存储器单元晶体管的沟道长度和第二组存储器单元晶体管的第二存储器单元晶体管的沟道长度。在一个实施例中，第一组存储器单元晶体管中的晶体管的数量可以不同于第二组存储器单元晶体管中的晶体管的数量。例如，第一组存储器单元晶体管可以包括总共16个晶体管，并且第二组存储器单元晶体管可以包括总共32个晶体管或总共8个晶体管。在NAND串的第一组存储器单元晶体管与NAND串的第二组存储器单元晶体管之间使用层选择栅极晶体管的一个益处在于，在编程和/或擦除操作期间，第一组存储器单元晶体管可以被隔离以减少编程干扰。在一个示例中，第一组存储器单元晶体管的一端可以连接到位线，而第一组存储器单元晶体管的另一端连接到层选择栅极晶体管。在这种情况下，在对第一组存储器单元晶体管进行编程和/或擦除操作期间，层选择栅极晶体管可以将第一组存储器单元晶体管与第二组存储器单元晶体管电隔离。在对第二组存储器单元晶体管进行编程和/或擦除操作期间，层选择栅极晶体管可以将第一组存储器单元晶体管电连接到第二组存储器单元晶体管。在对第一组存储器单元晶体管或第二组存储器单元晶体管进行读取操作期间，层选择栅极晶体管还可以将第一组存储器单元晶体管电连接到第二组存储器单元晶体管。在一些实施例中，可以在NAND串上进行双侧部分块擦除操作，其中用于从NAND串的源极侧擦除第二组存储器单元晶体管的源极侧擦除操作从p阱注入空穴，并且用于从NAND串的漏极侧擦除第一组存储器单元晶体管的漏极侧擦除操作使用栅极感应漏极源极泄漏(gateinduceddrainleakage)(GIDL)。在一些情况下，布置在NAND串的第一组存储器单元晶体管与NAND串的第二组存储器单元晶体管之间的层选择栅极晶体管可以在源极侧擦除操作和/或漏极侧擦除操作期间设置为非导通状态。在一些情况下，NAND串的第一部分可以连接到位线，并且NAND串的第二部分可以连接到源极线。基于NAND串的第一部分或NAND串的第二部分内的存储器单元晶体管的编程数据状态，在存储器操作(例如，编程操作或擦除操作)本文档来自技高网...

【技术保护点】
1.一种设备，包括：连接到位线的NAND串的第一部分702；连接到源极线的所述NAND串的第二部分704；以及隔离晶体管703，配置为在存储器操作期间将所述NAND串的第一部分与所述NAND串的第二部分电断开，所述隔离晶体管包括第一沟道长度，并且所述NAND串的第一部分包括具有第二沟道长度的第二晶体管，所述第二沟道长度与所述第一沟道长度不同。

【技术特征摘要】
【国外来华专利技术】2016.03.31 US 62/316,557;2016.10.13 US 15/292,5481.一种设备，包括：连接到位线的NAND串的第一部分702；连接到源极线的所述NAND串的第二部分704；以及隔离晶体管703，配置为在存储器操作期间将所述NAND串的第一部分与所述NAND串的第二部分电断开，所述隔离晶体管包括第一沟道长度，并且所述NAND串的第一部分包括具有第二沟道长度的第二晶体管，所述第二沟道长度与所述第一沟道长度不同。2.如权利要求1所述的设备，还包括：控制电路，配置为检测储存在所述NAND串的第二部分的存储器单元晶体管内的被编程的数据状态，并且基于所述被编程的数据状态，使得所述隔离晶体管在所述存储器操作期间将所述NAND串的第一部分与所述NAND串的第二部分电断开；以及所述第二沟道长度小于所述第一沟道长度。3.如权利要求1所述的设备，还包括：控制电路，配置为检测储存在所述NAND串的第二部分的存储器单元晶体管内的被编程的数据状态大于特定阈值电压，并且响应于检测到所述被编程的数据状态大于所述特定阈值电压，使得所述隔离晶体管在所述存储器操作期间将所述NAND串的第一部分与所述NAND串的第二部分电断开。4.如权利要求1所述的设备，其中：所述第二晶体管包括可编程的晶体管，并且所述隔离晶体管包括不可编程的晶体管。5.如权利要求1所述的设备，其中：所述NAND串的第一部分具有第一串长度，并且所述NAND串的第...

【专利技术属性】
技术研发人员：J萨布德，J帕查穆图，P拉布金，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US