半导体器件制造技术

半导体器件包含：布线基板，其具备第一面及上述第一面的相反侧的第二面；半导体芯片，其搭载于上述布线基板，并具备多个芯片电极；第一电容器，其在俯视时配置在与上述半导体芯片重叠的位置，且内置于上述布线基板；以及第二电容器，其在俯视时配置在上述第一电容器与上述布线基板的周缘部之间。另外，上述第二电容器以串联连接的方式插入于相对于上述半导体芯片输入或输出电信号的信号传送路径。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件
本专利技术涉及一种具有搭载有例如半导体芯片及电容器的布线基板的半导体器件。
技术介绍
日本特开2010－21275号公报(专利文献1)、日本特开2009－38111号公报(专利文献2)、日本特开2012－89590号公报(专利文献3)、及国际公开第2006/001087号(专利文献4)中记载有在布线基板上搭载有半导体芯片及电容器等芯片部件的半导体器件。现有技术文献专利文献专利文献1：日本特开2010－21275号公报专利文献2：日本特开2009－38111号公报专利文献3：日本特开2012－89590号公报专利文献4：国际公开第2006/001087号
技术实现思路
有一种技术，将多个半导体器件搭载于母板等布线基板上，并将电容器串联连接于将该多个半导体器件彼此电连接的信号路径。该电容器用于阻断交流信号中所含的直流成分，被称为DC(DirectCurrent：直流)阻断用电容器、或AC(AlternateCurrent：交流)耦合用电容器(以下称为DC阻断用电容器)。本申请专利技术人针对作为将如上述那样在多个半导体器件之间进行信号的输入输出的电子器件小型化的设计的一环而将以往搭载于布线基板上的DC阻断用电容器搭载于半导体器件的内部的技术进行了探讨。然后，根据上述探讨的结果可知，在仅将DC阻断用的电容器内置于半导体器件的内部的情况下，根据电容器的布局，从半导体器件的电特性及可靠性的观点来看是有问题的。其它问题及新特征从本说明书的记述及附图而变得明朗。一实施方式的半导体器件包含：布线基板，其具备第一面及上述第一面的相反侧的第二面；半导体芯片，其搭载于上述布线基板，并具备多个芯片电极；第一电容器，其在俯视时配置在与上述半导体芯片重叠的位置，且内置于上述布线基板；第二电容器，其在俯视时配置在上述第一电容器与上述布线基板的周缘部之间。另外，上述第二电容器以串联连接的方式插入于相对于上述半导体芯片输入或输出电信号的信号传送路径。专利技术效果根据上述一实施方式，能够提高半导体器件的电特性及可靠性。附图说明图1是表示包含作为一实施方式的半导体器件在内的电子器件的结构例的说明图。图2是表示图1所示的电子器件所具备的电路的结构例的说明图。图3是图1所示的多个半导体器件中内置DC阻断用的电容器的半导体器件的俯视图。图4是图3所示的半导体器件的仰视图。图5是表示在拆下了图3所示的散热板的状态下布线基板上的半导体器件的内部构造的俯视图。图6是沿着图3的A－A线的剖视图。图7是表示图5所示的多个电容器中的一个的俯视图。图8是沿着图7的A－A线的剖视图。图9是作为相对于图6的变形例的半导体器件的放大剖视图。图10是示意性表示与图5所示的DC阻断用的电容器连接的信号传送路径的例子的放大剖视图。图11是将作为相对于图5的变形例的半导体器件的内置DC阻断用的电容器的区域的外围放大表示的放大俯视图。图12是图11所示的半导体器件的放大剖视图。图13是将作为相对于图5的另一变形例的半导体器件的内置DC阻断用的电容器的区域的外围放大表示的放大俯视图。图14是图13所示的半导体器件的放大剖视图。图15是图10所示的多个布线层中埋入有电容器的布线层的放大俯视图。图16是图15所示的布线层的上层的布线层的放大俯视图。图17是图16所示的布线层的上层的布线层的放大俯视图。图18是表示构成图10所示的高速传送路径的电容器和形成有通孔布线的芯绝缘层的关系的主要部分剖视图。图19是表示作为相对于图18的变形例的半导体器件的电容器和形成有通孔布线的芯绝缘层的关系的主要部分剖视图。图20是表示作为相对于图18的另一变形例的半导体器件的电容器和形成有通孔布线的芯绝缘层的关系的主要部分剖视图。图21是表示在内置于布线基板内的电容器上连接通路布线的实施方式的例子的主要部分剖视图。图22是表示在内置于布线基板内的电容器上连接通路布线的不同于图21的实施方式的例子的主要部分剖视图。图23是表示在内置于布线基板内的电容器上连接通路布线的不同于图21、图22的实施方式的例子的主要部分剖视图。图24是表示在内置于布线基板内的电容器上连接通路布线的不同于图21～图23的实施方式的例子的主要部分剖视图。图25是表示作为一实施方式的半导体器件的制造工序的概要的说明图。图26是表示在图25所示的布线基板准备工序中准备的布线基板的制造工序的一例的说明图。图27是示意性表示在图25所示的电气试验工序中使DC阻断用的电容器的电极短路来进行检查的状态的放大剖视图。图28是表示作为相对于图1的变形例的半导体器件的上表面侧的俯视图。图29是图28所示的半导体器件的仰视图。图30是示意性表示与作为相对于图10的变形例的半导体器件所具有的DC阻断用的电容器连接的信号传送路径的例子的放大剖视图。图31是示意性表示与作为相对于图10的另一变形例的半导体器件所具有的DC阻断用的电容器连接的信号传送路径的例子的放大剖视图。图32是表示从作为相对于图5的探讨例的半导体器件所具有的布线基板的上表面侧观看的透视平面中多个电容器和半导体芯片的位置关系的俯视图。图33是示意性表示与图32所示的DC阻断用的电容器连接的信号传送路径的例子的放大剖视图。具体实施方式(本申请的记载形式、基本用语、用法的说明)在本申请中，实施方式的记载根据需要，为了方便而分成多个段等进行记载，除了特别明示并非这样的主旨的情况外，它们不是相互独立分开，不论记载的前后，单一例的各部分、一方是另一方的局部详情、或是一部分或者全部的变形例等。另外，原则上，同样的部分省略重复的说明。另外，实施方式中的各构成要素除了特别明示并非这样的情况、理论上限定其数目的情况及从文章脉络来看明显并非这样的情况外，不是必须的。同样地，在实施方式等记载中，关于材料、组成等，即使提及“由A构成的X”等，除了特别明示并非这样的主旨的情况及从文章脉络来看明显并非这样的情况外，也不排除包含A以外的要素的情况。例如，就成分来说，是指“包含A作为主要成分的X”等。例如，即使提及“硅构件”等，也并不限于单一的硅，自然也包含SiGe(硅锗)合金或其它以硅为主要成分的多元合金、含有其它添加物等的构件。另外，即使提及镀金、Cu层、镀镍等，除了特别明示并非这样的主旨的情况外，不仅是包含单一成分，而且还包含分别以金、Cu、镍等为主成分的构件。进而，在提及特定的数值、数量时，除了特别明示并非这样的主旨的情况、理论上限定其数目的情况及从文章脉络来看明显并非这样的情况外，可以为超过其特定数值的数值，也可以为低于该特定数值的数值。另外，在实施方式的各图中，同一或同样的部分利用同一或类似的记号或者附图标记表示，原则上不重复说明。另外，在附图中，有时在复杂的情况下或与空隙的区别明确的情况下，虽然是截面，仍省略剖面线等。与此相关地，在从说明等显而易见的情况下，有时即使为平面上封闭的孔，也省略背景的轮廓线。进而，即使不是截面，为了明示非空隙或明示区域的界限，也往往标注剖面线或点图案。(实施方式)＜电子器件＞首先，使用图1及图2，对在母板上搭载有多个半导体器件(半导体封装)并在多个半导体器件之间传送电信号的电子器件的结构例进行说明。图1是表示包含本实施方式的半导体器件的电子器件的结构例的说明图。另外，图2本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包含：布线基板，其具备第一面及所述第一面的相反侧的第二面；半导体芯片，其搭载于所述布线基板，并具备多个芯片电极；第一电容器，其在俯视时配置在与所述半导体芯片重叠的位置，且内置于所述布线基板；以及第二电容器，其在俯视时配置在所述第一电容器与所述布线基板的周缘部之间，所述第二电容器以串联连接的方式插入于相对于所述半导体芯片输入或输出电信号的信号传送路径。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其特征在于，包含：布线基板，其具备第一面及所述第一面的相反侧的第二面；半导体芯片，其搭载于所述布线基板，并具备多个芯片电极；第一电容器，其在俯视时配置在与所述半导体芯片重叠的位置，且内置于所述布线基板；以及第二电容器，其在俯视时配置在所述第一电容器与所述布线基板的周缘部之间，所述第二电容器以串联连接的方式插入于相对于所述半导体芯片输入或输出电信号的信号传送路径。2.根据权利要求1所述的半导体器件，其特征在于，所述第一电容器与向所述半导体芯片供给电源电位的电源电位供给路径连接。3.根据权利要求2所述的半导体器件，其特征在于，在俯视时，所述第二电容器与所述布线基板的周缘端之间的间隔小于所述第二电容器与所述半导体芯片之间的间隔。4.根据权利要求2所述的半导体器件，其特征在于，所述第二电容器内置于所述布线基板。5.根据权利要求2所述的半导体器件，其特征在于，在俯视时，所述第二电容器配置在不与所述半导体芯片重叠的位置。6.根据权利要求2所述的半导体器件，其特征在于，所述布线基板具备：第一绝缘层，其具有位于所述第一面与所述第二面之间的第三面、及所述第三面的相反侧的第四面；以及多个通孔布线，其形成为从所述第一绝缘层的所述第三面及所述第四面中的一方贯穿至另一方，所述第二电容器配置在所述第三面与所述第四面之间，且与所述多个通孔布线电隔离。7.根据权利要求2所述的半导体器件，其特征在于，所述布线基板具有：多个芯片连接用端子，其配置于所述第一面侧，并与所述半导体芯片的所述多个芯片电极电连接；多个外部端子，其配置于所述第二面侧；以及第一端子及第二端子，其与所述第二电容器电连接，所述第二电容器具有：第一电极，其与所述多个芯片连接用端子中的第一芯片连接用端子及所述第一端子分别电连接；以及第二电极，其与所述多个外部端子中的第一外部端子及所述第二端子分别电连接。8.根据权利要求7所述的半导体器件，其特征在于，从所述第二电容器的所述第一电极至所述布线基板的所述第一端子为止的布线路径距离及从所述第二电容器的所述第二电极至所述布线基...

【专利技术属性】
技术研发人员：中川和之，土屋惠太，佐藤嘉昭，马场伸治，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP