一种掩膜结构及掩膜结构的制作方法技术

本发明专利技术提供一种掩膜结构及掩膜结构的制作方法，包括：位于衬底上的氧化层和位于所述氧化层上的绝缘层，在所述氧化层上设有氧化层沟槽，在所述绝缘层上设有与氧化层沟槽贯穿的绝缘层沟槽，氧化层沟槽的宽度大于绝缘层沟槽的宽度。一种的掩膜结构的制作方法，包括在衬底上依次形成氧化层和绝缘层；在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽；继续刻蚀氧化层，以形成沟槽宽度大于绝缘层沟槽宽度的氧化层沟槽。利用本发明专利技术的掩膜结构可刻蚀出上下同宽的衬沟槽，降低漏电，提高良率，所述方法便于形成上窄下宽的两个沟槽。

【技术实现步骤摘要】
一种掩膜结构及掩膜结构的制作方法
本专利技术涉及显示器件制造
，尤其涉及一种掩膜结构及掩膜结构的制作方法。
技术介绍
近年来，随着半导体器件的广泛应用，各种沟槽型半导体器件的使用越来越普遍，硬掩膜工艺是在半导体上加工沟槽的一个关键步骤。利用硬掩膜工艺在半导体上加工沟槽的步骤主要包括：先在衬底101上的掩膜结构102上干法刻蚀出贯穿所述掩膜结构的等宽的沟槽，再通过所述掩膜结构的沟槽在衬底101上干法刻蚀出衬底沟槽103，最终形成如图1所示的结构。由于干法刻蚀本身的特性，在刻蚀到衬底沟槽底部时，衬底沟槽上部向两侧扩展，最终形成上宽下窄的倒梯形衬底沟槽，可见，通过该方法形成的衬底沟槽与预设的上下同宽的衬底沟槽有较大的偏大，进而导致半导体器件的漏电增大，良率降低。为此，需要提供一种掩膜结构及掩膜结构的制作方法，以刻蚀出上下同宽的衬底沟槽。
技术实现思路
本专利技术提供一种掩膜结构及掩膜结构的制作方法，利用该掩膜结构可刻蚀出上下同宽的衬底沟槽，从而降低半导体器件的漏电，提高半导体器件的良率。第一方面，本专利技术提供一种掩膜结构，应用于衬底上，包括：位于所述衬底上的氧化层和位于所述氧化层上的绝缘层，在所述氧化层上设有氧化层沟槽，在所述绝缘层上设有与所述氧化层沟槽贯穿的绝缘层沟槽，所述氧化层沟槽的宽度大于所述绝缘层沟槽的宽度。优选的，所述绝缘层沟槽的两侧和所述氧化层沟槽的两侧以同一条轴线对称设置。优选的，所述氧化层沟槽宽度与所述绝缘层沟槽宽度之差为所述氧化层沟槽宽度的2％-50％。优选的，所述氧化层的材料为二氧化硅，所述绝缘层的材料为氮化硅，所述衬底的材料为硅。第二方面，本专利技术还涉及一种所述的掩膜结构的制作方法，包括：在所述衬底上依次形成所述氧化层和所述绝缘层；在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽，所述沟槽包括所述氧化层上的氧化层沟槽和所述绝缘层上的绝缘层沟槽；继续刻蚀所述氧化层，以形成沟槽宽度大于所述绝缘层沟槽宽度的氧化层沟槽。优选的，在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽，包括：通过干法刻蚀在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽。优选的，继续刻蚀所述氧化层，包括：通过湿法刻蚀继续刻蚀所述氧化层。由上述技术方案可知，利用本专利技术的掩膜结构对衬底进行刻蚀时，由于所述绝缘层沟槽的宽度小于预设衬底沟槽的宽度，因此衬底的刻蚀面较窄，在刻蚀到衬底沟槽底部时，衬底沟槽上部向两侧扩展，最终可形成上下同宽，且宽度等于所述氧化层沟槽的宽度的衬底沟槽，从而降低半导体器件的漏电，提高半导体器件的良率，采用先刻蚀贯穿沟槽，再继续刻蚀所述氧化层的方法，便于精确控制所述氧化层沟槽的缩进量，以形成上窄下宽的两个沟槽。附图说明图1为现有技术中干法刻蚀形成的具有掩膜结构的衬底的结构示意图；图2为掩膜结构的制作方法的流程图；图3为本专利技术一实施例提供的刻蚀前的具有掩膜结构的衬底的结构示意图；图4为在图3的绝缘层上涂敷光刻胶，并在光刻胶上刻蚀出沟槽的结构示意图；图5为在图4的掩膜结构上刻蚀出贯穿且等宽的沟槽的结构示意图；图6为继续刻蚀图5所示的氧化层后的结构示意图；图7为在图6所示的衬底上刻蚀出衬底沟槽的结构示意图。附图标记说明图1中：衬底101掩膜结构102衬底沟槽103图3-图7中：衬底201氧化层202绝缘层203氧化层沟槽204绝缘层沟槽205衬底沟槽206光刻胶207。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。如图6所示，本专利技术实施例的一种掩膜结构，应用于衬底201上，包括：位于所述衬底201上的氧化层202和位于所述氧化层202上的绝缘层203，在所述氧化层202上设有氧化层沟槽204，在所述绝缘层203上设有与所述氧化层沟槽204贯穿的绝缘层沟槽205，所述氧化层沟槽204的宽度大于所述绝缘层沟槽205的宽度。一般地，所述氧化层沟槽204的宽度等于预设衬底沟槽的宽度，即，所述绝缘层沟槽205的宽度小于预设衬底沟槽的宽度。利用本专利技术实施例的掩膜结构对衬底201进行刻蚀时，由于所述绝缘层沟槽205的宽度小于预设衬底沟槽的宽度，因此衬底的刻蚀面较窄，在刻蚀到衬底沟槽底部时，衬底沟槽206上部向两侧扩展，最终可形成上下同宽，且宽度等于所述氧化层沟槽204的宽度(即预设衬底沟槽宽度)的衬底沟槽(形成如图7所示的衬底沟槽206，此处并非严格的等宽，只是相对于现有技术而言，衬底沟槽的上下宽度差满足预设值)，从而降低半导体器件的漏电，提高半导体器件的良率。可以理解的是，所述氧化层沟槽204和所述绝缘层沟槽205构成所述掩膜结构的曝光区，其余部分构成掩膜结构的遮光区。如图5-图7所示，作为一种优选实施例，所述绝缘层沟槽205的两侧和所述氧化层沟槽204的两侧以同一条轴线对称设置。该对称结构便于形成衬底沟槽206，且可保证衬底沟槽的形状更符合预设衬底沟槽的要求。作为一种优选实施例，所述氧化层沟槽204宽度与所述绝缘层沟槽205宽度之差为所述氧化层沟槽204宽度的2％-50％，较优选为18％～22％，最优选为20％，即，所述氧化层沟槽204的单侧侧壁相对于所述绝缘层沟槽205的同侧侧壁的缩进量为所述氧化层沟槽204宽度的1％-25％，(即为预设衬底沟槽宽度的1％-25％)，较优选为9％-11％，最优选为10％，实际操作中，所述氧化层沟槽204宽度与所述绝缘层沟槽205宽度之差根据预设衬底沟槽(即最终衬底沟槽)的深度决定。实践证明，上述氧化层沟槽204宽度与所述绝缘层沟槽205宽度之差更加便于刻蚀出符合预设要求的衬底沟槽。所述氧化层202的材料可为二氧化硅，所述绝缘层203的材料可为氮化硅，所述衬底201的材料可为硅。当然，所述氧化层、所述绝缘层203和所述衬底201还可采用其他本领域技术人员可以想到的材料，在此不再赘述。图2为掩膜结构的制作方法的流程图。如图2所示的一种所述的掩膜结构的制作方法，包括：S201、在所述衬底上依次形成所述氧化层和所述绝缘层；该步骤形成如图3所示的结构；S202、在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽，所述沟槽包括所述氧化层上的氧化层沟槽和所述绝缘层上的绝缘层沟槽；该步骤形成如图5所示的结构；S203、继续刻蚀所述氧化层，以形成沟槽宽度大于所述绝缘层沟槽宽度的氧化层沟槽。该步骤形成如图6所示的结构。本实施例的掩膜结构的制作方法先在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽，此时的所述绝缘层沟槽宽度为最终宽度，然后继续刻蚀所述氧化层，使所述氧化层沟槽向两侧缩进预设量，以形成图6所示的沟槽宽度大于所述绝缘层沟槽宽度的氧化层沟槽，该方法便于精确控制所述氧化层沟槽的缩进量，以形成上窄下宽的两个沟槽。值得说明的是，在所述步骤S201之后，所述步骤S202之前，所述方法还包括：如图4所示，在所述绝缘层上涂敷光刻胶207，并在所述光刻胶207上刻蚀出沟槽，以便通过光刻胶在掩膜结构上形成所述氧化层沟槽和所述绝缘层沟槽，该步骤为现有技术，此处不再赘述。所述步骤S202，包括：通过干法刻蚀在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽。干法刻蚀能精确地刻蚀预设几何图形，可保证刻蚀过程中刻蚀剂掩蔽的有效性，不致发生因为过刻本文档来自技高网...

【技术保护点】
一种掩膜结构，应用于衬底上，其特征在于，包括：位于所述衬底上的氧化层和位于所述氧化层上的绝缘层，在所述氧化层上设有氧化层沟槽，在所述绝缘层上设有与所述氧化层沟槽贯穿的绝缘层沟槽，所述氧化层沟槽的宽度大于所述绝缘层沟槽的宽度。

【技术特征摘要】
1.一种掩膜结构，应用于衬底上，其特征在于，包括：位于所述衬底上的氧化层和位于所述氧化层上的绝缘层，在所述氧化层上设有氧化层沟槽，在所述绝缘层上设有与所述氧化层沟槽贯穿的绝缘层沟槽，所述氧化层沟槽的宽度大于所述绝缘层沟槽的宽度。2.根据权利要求1所述的掩膜结构，其特征在于，所述绝缘层沟槽的两侧和所述氧化层沟槽的两侧以同一条轴线对称设置。3.根据权利要求2所述的掩膜结构，其特征在于，所述氧化层沟槽宽度与所述绝缘层沟槽宽度之差为所述氧化层沟槽宽度的2％-50％。4.根据权利要求1所述的，其特征在于，所述氧化层的材料为二氧化硅，所述绝缘层的材料为氮化硅，所述衬底的材料...

【专利技术属性】
技术研发人员：贺冠中，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京,11