包括子共源极的非易失性存储器装置制造方法及图纸

本发明专利技术提供一种非易失性存储器装置，其包括：存储块，其包括多个单元串，多个单元串的每个包括与堆叠在衬底上方的字线电联接的存储器单元；多个子共源极，其电联接到单元串的一端；以及多个位线，其电联接到单元串的另一端，其中存储块包括分别对应于子共源极的子块，并且单元串中电联接到相同位线的单元串被包括在相同的子块中。

Nonvolatile memory device including sub source

The present invention provides a nonvolatile memory device includes: a storage block, which comprises a plurality of units in series, each of the plurality of cell strings including and stacked on the word line electrically connected to the substrate of the memory unit; a plurality of sub common source, which is electrically coupled to the cell string; and more a bit line is electrically coupled to the other end, the cell string, which includes memory blocks respectively corresponding to the common source of sub blocks, and on the same unit is electrically coupled to the bit line units in series to be included in the same block.

【技术实现步骤摘要】
包括子共源极的非易失性存储器装置相关申请的交叉引用本申请要求于2016年5月10日向韩国知识产权局(KIPO)提交的申请号为10-2016-0056849的韩国专利申请以及于2016年7月20日向KIPO提交的申请号为10-2016-0091742的韩国专利申请的优先权，其全部公开内容通过引用并入本文。
各种实施例总体涉及一种半导体非易失性存储器装置。
技术介绍
半导体存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体实现的存储器装置，并且通常可以分类为易失性存储器装置或非易失性存储器装置。易失性存储器装置是当电源关闭时存储在其中的数据丢失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。即使当装置的电源关闭时，非易失性存储器装置也保留存储在其中的数据。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、FLASH存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。近来，为了提高半导体存储器装置的集成度，正在积极研究具有三维结构的半导体存储器装置。
技术实现思路
在实施例中，非易失性存储器装置可以包括：存储块，其包括多个单元串，多个单元串的每个包括与堆叠在衬底上方的字线电联接的存储器单元；多个子共源极，其电联接到单元串的每个的一个端子；以及多个位线，其电联接到单元串的每个的另一端子，其中存储块包括分别对应于子共源极的子块，以及单元串中电联接到相同位线的单元串被包括在同一子块中。在实施例中，非易失性存储器装置可以包括：存储块，其电联接到堆叠在衬底上方的字线；第一子共源极和第二子共源极，其在字线的方向上布置；以及多个第一位线和多个第二位线，其中，多个第一位线在存储块上方形成并对应于第一子共源极，多个第二位线在存储块上方形成并对应于第二子共源极，存储块包括：第一子块，其包括在第一位线和第一子共源极之间电联接的多个第一单元串；以及第二子块，其包括在第二位线和第二子共源极之间电联接的多个第二单元串。在实施例中，非易失性存储器装置可以包括：位线，其包括奇数位线和偶数位线；存储块，其设置在位线下方；以及第一子共源极和第二子共源极，其设置在存储块下方并且在位线的方向上布置，存储块包括：第一子块，其包括在奇数位线和第一子共源极之间电联接的多个第一单元串；以及第二子块，其包括在偶数位线和第二子共源极之间电联接的多个第二单元串。附图说明从下文参照以下附图对本专利技术的实施例的详细描述中，本专利技术的这些和其它特征将变得显而易见，其中，图1是示出根据本专利技术的实施例的非易失性存储器装置的框图；图2是示出根据本专利技术的实施例的包括在图1所示的非易失性存储器装置中的存储器单元阵列的三维配置的图；图3是示出根据本专利技术的实施例的包括在图2所示的存储器单元阵列中的存储块的三维配置的电路图；图4是根据本专利技术的实施例的包括在图2所示的存储器单元阵列中的存储块的俯视图；图5是示出根据本专利技术的实施例的包括在图2所示的存储器单元阵列中的存储块的结构的立体图；图6是示出根据本专利技术的实施例的图3的存储块的第一子块Sub-block1的擦除操作中的偏置条件的电路图；图7是示出本专利技术的实施例的包括在图2所示的存储器单元阵列中的存储块的结构的立体图；图8是示出根据本专利技术的实施例的包括在图2所示的存储器单元阵列中的存储块的结构的立体图的图；图9是示出在图8的电路层中形成的外围电路的俯视图；图10是示出根据本专利技术的实施例的与包括在图2所示的存储器阵列中的存储块相对应的配置的电路图；图11是示出本专利技术的实施例的包括在图2所示的存储器阵列中的存储块的结构的俯视图；图12是图11的存储块的立体图；图13是图11的存储块的横截面图；图14是示意性地示出根据本专利技术的实施例的包括非易失性存储器装置的存储器系统的简化框图；以及图15是示意性地示出根据本专利技术的实施例的包括非易失性存储器装置的计算系统的简化框图。具体实施方式在下文中，将参照附图描述包括非易失性存储器装置的本专利技术的各种实施例。然而，本公开可以各种不同的形式呈现，并且不应被解释为限于本文所示的实施例。相反，提供这些实施例作为示例，使得本公开将是全面的和完整的，并且将本专利技术的各个方面和特征充分地传达给本领域技术人员。应当理解，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语限制。这些术语用于区分一个元件与另一个元件。因此，在不脱离本专利技术的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。附图不一定按比例绘制，并且在一些示例中，可能已经放大比例以便更清楚地示出实施例的各种元件。例如，在附图中，为了便于说明，元件的尺寸和元件之间的间隔与实际尺寸和间隔相比可被放大。将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，它可以直接在其它元件上、连接到或联接到其它元件，或可以存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。在本文中可以使用诸如“在……下面”、“在……下方”、“下方”、“在……上方”、“上方”等空间相对术语以便于如图所示地描述一个元件或特征与另一元件或特征的关系。将理解的是，除了图中所示的方向之外，空间相对术语旨在包括装置在制造、使用或操作中的不同方向。例如，如果图中的装置翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将在其它元件或特征“上方”。装置可以其它方式定向(旋转90度或在其它方向)，并且可相应地解释本文使用的空间相对描述符。本文所使用的术语仅用于描述特定实施例，而不旨在限定本专利技术。如本文所使用的，单数形式也旨在包括复数形式，除非上下文另外清楚地指示。还将理解的是，当术语“包含”、“包含有”、“包括”和“包括有”在本说明书中被使用时，其指定所述元件的存在，并且不排除存在或添加一个或多个其它元件。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。除非另有定义，否则本文使用的包括技术和科学术语的所有术语具有与本专利技术所属领域的普通技术人员根据本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语的术语应当被解释为具有与它们在本公开的上下文和相关领域中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地如此定义。在以下描述中，为了提供对本专利技术的全面理解，大量具体细节被阐述。可以在没有这些具体细节中的一些或全部的情况下实施本专利技术。在其它情况下，没有详细描述公知的进程结构和/或进程，以免不必要地模糊本专利技术。还应注意，在一些情况下，如对相关领域的技术人员显而易见的是，结合一个实施例描述的元件(也被称为特征)可单独使用或与另一实施例的其它元件组合使用，除非另有明确说明。在下文中，将参照附图详细地描述本专利技术的各种实施例。图1示出根据本专利技术的实施例的非易失性存储器装置100。参照图1，非易失性存储器装置100可以包括存储本文档来自技高网...

【技术保护点】
一种非易失性存储器装置，其包括：存储块，其包括多个单元串，其中所述多个单元串的每个包括与堆叠在衬底上方的字线电联接的存储器单元；以及多个子共源极；其中所述存储块包括对应于所述多个子共源极的多个子块，每个子块包括电联接到相同位线的多个单元串。

【技术特征摘要】
2016.05.10 KR 10-2016-0056849;2016.07.20 KR 10-2011.一种非易失性存储器装置，其包括：存储块，其包括多个单元串，其中所述多个单元串的每个包括与堆叠在衬底上方的字线电联接的存储器单元；以及多个子共源极；其中所述存储块包括对应于所述多个子共源极的多个子块，每个子块包括电联接到相同位线的多个单元串。2.根据权利要求1所述的非易失性存储器装置，其中通过将擦除电压单独地施加到所述子共源极，擦除操作以子块为单位被执行。3.根据权利要求2所述的非易失性存储器装置，其中，在所述擦除操作中，所述擦除电压被施加到所述多个子共源极中对应于选择的子块的子共源极，并且未选择的擦除电压被施加到所述多个子共源极中对应于未选择的子块的子共源极。4.根据权利要求1所述的非易失性存储器装置，其中包括在不同子块中的单元串电联接到不同的位线。5.根据权利要求1所述的非易失性存储器装置，其中包括在相同子块中的单元串电联接到相同的子共源极，并且包括在不同子块中的单元串电联接到不同的子共源极。6.根据权利要求1所述的非易失性存储器装置，其中所述子共源极在字线方向上布置。7.根据权利要求1所述的非易失性存储器装置，其中所述位线包括至少一个奇数位线和至少一个偶数位线，并且其中所述子块包括：第一子块，其包括电联接到所述奇数位线的单元串；以及第二子块，其包括电联接到所述偶数位线的单元串。8.根据权利要求7所述的非易失性存储器装置，其中所述子共源极包括：第一子共源极，其与所述第一子块的单元串电联接；以及第二子共源极，其与所述第二子块的单元串电联接。9.根据权利要求8所述的非易失性存储器装置，其中所述第一子共源极包括多个第一段，并且所述第二子共源极包括多个第二段，以及其中所述第一段和所述第二段在位线方向上交替地设置。10.根据权利要求9所述的非易失性存储器装置，其进一步包括：缝隙，其穿过所述存储块并暴露所述第一段和所述第二段。11.根据权利要求10所述的非易失性存储器装置，其进一步包括：第一源极线和第二源极线，其设置在所述存储块上方；...

【专利技术属性】
技术研发人员：吴星来，金镇浩，成象铉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR