用于更好信号质量的新颖高速信号路由拓扑制造技术

一种装置，包括PCB上的输出驱动器和该PCB上的数个芯片，这些芯片包括第一芯片和第二芯片。该PCB包括：连接到该输出驱动器的第一传输线，连接到该第一传输线和该第一芯片的第二传输线，该第二传输线具有大于或等于该第一传输线的长度10倍的长度；以及连接到该第一传输线和该第二芯片的第三传输线，该第三传输线具有大于或等于该第一传输线的长度10倍的长度。该第二传输线连接到该第一芯片而不在该PCB上耦合到端接电阻器，且该第三传输线连接到该第二芯片而不在该PCB上耦合到端接电阻器。

【技术实现步骤摘要】
【国外来华专利技术】用于更好信号质量的新颖高速信号路由拓扑相关申请的交叉引用本申请要求于2015年1月12日提交的题为“Anovelhighspeedsignalroutingtopologyforbettersignalquality(用于更好信号质量的新颖高速信号路由拓扑)”的美国专利申请号No.14/595,175的权益，其通过援引全部明确纳入于此。背景领域本公开一般涉及印刷电路板(PCB)上的信号迹线路由，并尤其涉及用于更好信号质量的高速信号路由拓扑。
技术介绍
随着对于复杂和高性能的消费电子产品(例如，智能电话)的需求持续增加，此类产品的制造商发现要满足此类需求而同时维持低产品成本是挑战性的。因此，存在对于此类消费电子产品的改进设计以克服这些挑战的需要。概览在本公开的一方面，一种装置包括PCB上的输出驱动器和该PCB上的数个芯片。这些芯片包括第一芯片和第二芯片。该PCB包括连接到该输出驱动器的第一传输线和连接到该第一传输线和该第一芯片的第二传输线。该第二传输线具有大于或等于该第一传输线的长度10倍的长度。该PCB进一步包括连接到该第一传输线和该第二芯片的第三传输线。该第三传输线具有大于或等于该第一传输线的长度10倍的长度。在本公开的一方面，一种装置包括PCB。该PCB包括输出驱动器和多个芯片。该装置通过连接到该输出驱动器的第一传输线传播来自该输出驱动器的信号。该装置将该信号从该第一传输线传播到连接到该第一传输线和该多个芯片中的第一芯片的第二传输线。该第二传输线具有大于或等于第一传输线的长度10倍的长度。该装置将该信号从该第一传输线传播到连接到该第一传输线和该多个芯片中的第二芯片的第三传输线。该第三传输线具有大于或等于第一传输线的长度10倍的长度。附图简述图1是解说根据本公开的各种方面的信号迹线路由的PCB的示图。图2是解说根据本公开的各种方面的示例性信号迹线路由的示图。图3是解说根据本公开的各种方面的示例性信号迹线路由的示图。图4是解说根据本公开的各种方面的信号路由的PCB的示图。图5是将信号从PCB上的输出驱动器传播到该PCB上的多个芯片的方法的流程图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免淡化此类概念。装置和方法将在以下详细描述中进行描述并可以在附图中由各种框、模块、组件、电路、步骤、过程、算法、元件等来解说。消费电子产品通常实现了具有数个层的PCB。例如，消费电子产品通常实现四层PCB，其中这四层中的两层用于电源和接地，而剩余的两层被用于路由信号迹线。用于路由信号迹线的这两层一般位于PCB的顶表面和底表面。然而，随着PCB的顶表面和底表面上的电子组件的数目和/或大小增加，PCB上能用于路由信号迹线的面积减小了。由此，若PCB上没有充足的面积量可用，那么可能需要使用成本更高的PCB(例如，具有六层或更多层的PCB)。在一个场景中，当PCB上的一个或多个信号迹线(例如，存储器地址线)需要分支出来从而向多个电子组件(例如，存储器芯片)提供信号时，可以使用诸如平衡树路由和飞掠路由等的路由技术。这些技术通常在分支出来的信号迹线上要求电压端接(也被称为VTT)来维持信号质量。每一个这些电压端接包括一个或多个电阻器以及附加的信号迹线路由，这可能显著减小PCB上的可使用面积。如此，制造商可能需要实现具有六层或更多层的PCB来容适特定设计的所有必要信号迹线路由，这可能显著增加消费电子产品的制造成本。图1是解说根据本公开的各种方面的信号迹线路由的PCB100的示图。如图1中所示，PCB100包括芯片102、104和106。如图1中进一步所示，芯片102包括输出驱动器108，而芯片104和106包括各自相应的输入110和112。例如，芯片102可以是片上系统(SOC)，而芯片104和106各自可以是存储器芯片，诸如动态随机存取存储器(DRAM)芯片。在此类示例中，芯片102的输出驱动器108可以是配置成向芯片104、106的输入110、112二者提供地址信号的地址线输出。相应地，以及如图1中所示，用于携带来自输出驱动器108的输出信号的信号迹线114被配置成在汇接处116分支出去，使得信号迹线114的第一分支(例如，信号迹线部分118a和120a)被路由到输入110，且信号迹线114的第二分支(例如，信号迹线部分118b和120b)被路由到输入112，从而向芯片104和106二者提供相同输出信号。例如，信号迹线114和第一与第二分支可以各自具有大约60欧姆的特性阻抗。为了达成平衡的负载，第一分支的长度可以等于第二分支的长度。如图1中所示，汇接处116被安置在芯片102与芯片104、106之间大致中点处，从而信号迹线114的长度L1130约等于每个分支的长度(例如，部分118a的长度L2132和部分120a的长度L3134的长度之和)。为了维持通过信号迹线114和每个第一和第二分支的足够的信号质量，这些分支可以各自在相应芯片附近包括电压端接。例如，在图1的配置中，第一电压可以通过第一电阻器被耦合到信号迹线部分120a(例如，在区域126处)以形成第一VTT，而第二电压可以通过第二电阻器被耦合到信号迹线部分120b(例如，在区域128处)以形成第二VTT。在另一个示例中，第三电压可以通过第三电阻器被耦合到信号迹线114(例如，在汇接处116处)以作为先前讨论的诸VTT的补充或代替而形成第三VTT。例如，先前讨论的示例中的第一、第二和第三电压可以是相同的电压或不同的电压。电压端接可以减小信号迹线114和/或第一和第二分支中可能发生的信号反射和振鸣。虽然电压端接可以被用来达成足够的信号质量，但是应当注意，芯片102可以具有许多附加的输出驱动器以供在芯片104和106中驱动附加的对应输入。例如，芯片102可包括用于15个分别的地址信号的15个输出驱动器和/或用于8个分别的控制信号的8个输出驱动器。因此，当电压端接被应用到携带来自芯片102的诸输出驱动器去往芯片104和106的对应输入的此类地址和/或控制信号的每个信号迹线时，这些电压端接中使用的电阻器可以消耗PCB100上的显著面积量。图2是解说根据本公开的各种方面的示例性信号迹线路由200的示图。图2示出了包括配置成驱动至少第一和第二输入218、220的输出驱动器202的PCB201。在一方面，输出驱动器202可以是芯片(例如SOC)的地址线输出，并且第一和第二输入218、220可以是存储器芯片(例如，DRAM芯片)的相应地址输入。在其他方面，输出驱动器202可以是PCB上的用于控制信号的传输的控制线输出、用于时钟信号的传输的时钟线输出、或者用于其他类型的信号的传输的输出。如图2中所示，耦合到输出驱动器202的信号迹线204在汇接处208分支出去到第一信号迹线分支210和第二信号迹线分支212。第一信号迹线分支210耦合到第一输入218，而第二信号迹线分支212耦合到第二输入220。因此，信号迹线204可以是用作输出驱动器202和第一本文档来自技高网...

【技术保护点】
一种装置，包括：印刷电路板(PCB)上的输出驱动器；以及所述PCB上的多个芯片，所述芯片包括第一芯片和第二芯片，所述PCB包括：连接到所述输出驱动器的第一传输线；连接到所述第一传输线和所述第一芯片的第二传输线，所述第二传输线具有大于或等于所述第一传输线的长度10倍的长度；以及连接到所述第一传输线和所述第二芯片的第三传输线，所述第三传输线具有大于或等于所述第一传输线的长度10倍的长度。

【技术特征摘要】
【国外来华专利技术】2015.01.12 US 14/595,1751.一种装置，包括：印刷电路板(PCB)上的输出驱动器；以及所述PCB上的多个芯片，所述芯片包括第一芯片和第二芯片，所述PCB包括：连接到所述输出驱动器的第一传输线；连接到所述第一传输线和所述第一芯片的第二传输线，所述第二传输线具有大于或等于所述第一传输线的长度10倍的长度；以及连接到所述第一传输线和所述第二芯片的第三传输线，所述第三传输线具有大于或等于所述第一传输线的长度10倍的长度。2.如权利要求1所述的装置，其特征在于，所述第二传输线连接到所述第一芯片而不在所述PCB上耦合到端接电阻器，且所述第三传输线连接到所述第二芯片而不在所述PCB上耦合到端接电阻器。3.如权利要求1所述的装置，其特征在于，所述输出驱动器配置成向这些芯片传送相同的信号。4.如权利要求3所述的装置，其特征在于，所述输出驱动器配置成在所述第一传输线上通过所述第二和第三传输线向这些芯片传送信号，所述信号是控制信号，时钟信号或地址信号中的一者。5.如权利要求3所述的装置，其特征在于，所述第一传输线的长度配置成将所述信号延迟小于所述信号的上升时间的1/5。6.如权利要求1所述的装置，其特征在于，所述第二传输线和所述第三传输线的特性阻抗等于所述第一传输线的特性阻抗。7.如权利要求1所述的装置，其特征在于，所述输出驱动器的输出阻抗约等于并联的所述第二和第三传输线的特性阻抗。8.如权利要求1所述的装置，其特征在于，所述输出驱动器的输出阻抗约等于所述第二传输线或所述第三传输线的特性阻抗的一半。9.一种将信号从印刷电路板(PCB)上的输出驱动器传播到所述PCB上的多个芯片的方法，包括：通过连接到所述输出驱动器的第一传输线传播来自所述输出驱动器的信号；将所述信号从所述第一传输线传播到连接到所述第一传输线和所述多个芯片中的第一芯片的第二传输线，所述第二传输线具有大于或等于所述第一传输线的长度10倍的长度；以及将所述信号从所述第一传输线传播到连接到所述第一传输线和所述多个芯片中的第二芯片的第三传输线，所述第三传输线具有大于或等于所述第一传输线的长度10倍的长度。10.如权利要求9所述的方法，其特征在于，所述第二传输线连接到所述第一芯片而不在所述PCB上耦合到端接电阻器，且所述第三传输线连接到所述第二芯片而不在所述PCB上耦合到端接电阻器。11.如权利...

【专利技术属性】
技术研发人员：Y·萨布拉马尼安，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US