封装体及其形成方法技术

一种封装体的形成方法包括：形成覆盖芯片中的金属通孔的聚合物层；对所述芯片开槽，以形成沟槽，其中所述沟槽从所述聚合物层的顶表面延伸至所述芯片中；以及在所述芯片上执行晶粒切割，以将所述芯片分割为多个组件晶粒。切口穿过所述沟槽。将所述组件晶粒中的一者放置在载体上方。将包封材料施配在所述组件晶粒上方和周围。所述方法还包括按压和固化所述包封材料。在所述包封材料固化之后，所述聚合物层的侧壁倾斜。对所述包封材料执行平坦化至所述聚合物层和所述金属通孔暴露出来。将重分布线形成在所述金属通孔上方且电耦合至所述金属通孔。此外，还提出一种封装体。

Packaging body and forming method thereof

A method of forming a package includes: forming a polymer layer covering the metal chip through hole; the chip groove to form a groove, wherein the groove extending from the top surface of the polymer layer to the chip; and the implementation of the grain on the chip in the cutting. The chip is divided into multiple components of grain. The notch passes through the groove. One of the component grains is placed above the carrier. The encapsulating material is applied to the upper and the periphery of the component grain. The method also includes pressing and curing the encapsulating material. After the encapsulating material is cured, the sidewalls of the polymer layer are inclined. The encapsulating material is flattened to expose the polymer layer and the metal through hole. The redistribution line is formed above the metal through hole and electrically coupled to the metal through hole. In addition, a package is also presented.

【技术实现步骤摘要】
封装体及其形成方法
本专利技术实施例是有关于一种封装体及其形成方法。
技术介绍
随着半导体技术的发展，半导体芯片/晶粒(semiconductorchips/dies)愈来愈小。同时，需要将更多功能集成至半导体晶粒中。因此，半导体晶粒需要在较小区域中增加更多的I/O垫，且I/O垫的密度随时间而增加。因此，半导体晶粒的封装变得更困难，对于封装体的良率有不利的影响。常规封装技术可分割成两个类别。在第一类别中，芯片上的晶粒在被切割之前封装。此封装技术具有一些有利的特征，例如产率(throughput)较高以及成本较低。此外，所需要的底部填充物或模制化合物较少。然而，此封装技术也具有缺点。因为晶粒的尺寸变得愈来愈小，且相应封装体可仅为扇入型封装体，其中每一晶粒的I/O垫限于相应晶粒的表面正上方的区域。在晶粒的有限区域的情况下，I/O垫的数目因为I/O垫的间距的限制而受到限制。如果衬垫的间距减小，可能会发生焊桥(solderbridge)。另外，在固定球尺寸的要求下，焊球必须具有特定尺寸，这又限制了可以在晶粒的表面上封装的焊球的数目。在另一类别的封装中，晶粒在被封装之前从芯片切割下来。此封装体技术的有利特征是形成扇出封装体的可能性，这意味着晶粒上的I/O垫可重新分配至比晶粒大的区域，因此封装在晶粒的表面上的I/O垫的数目可增加。此封装技术的另一有利特征是，封装“已知良好晶粒”，而丢弃有缺陷晶粒，因此成本和精力不会浪费在有缺陷的晶粒上。
技术实现思路
本专利技术实施例提供一种封装体的形成方法，包括：形成覆盖芯片中的金属通孔的聚合物层；对所述芯片开槽，以形成沟槽，其中所述沟槽从所述聚合物层的顶表面延伸至所述芯片中；以及在所述芯片上执行晶粒切割，以将所述芯片分割为多个组件晶粒。切口穿过所述沟槽。将所述组件晶粒中的一者放置在载体上方。将包封材料施配在所述组件晶粒上方和周围。所述方法还包括按压和固化所述包封材料。在所述包封材料固化之后，所述聚合物层的侧壁倾斜。对所述包封材料执行平坦化，至所述聚合物层和所述金属通孔暴露出来。将重分布线形成在所述金属通孔上方且电耦合至所述金属通孔。本专利技术实施例还提供一种封装体的形成方法包括：在芯片上执行开槽以形成从芯片的顶表面延伸至芯片的中间水平面的多个沟槽；以及在芯片上执行晶粒切割以将芯片分割为多个组件晶粒。晶粒切割的切口穿过所述多个沟槽的对应者，且所述切口比所述多个沟槽的对应者窄。将所述多个组件晶粒中的组件晶粒放置在载体上方。组件晶粒包封在包封材料中。在包封组件晶粒之后，组件晶粒的侧壁倾斜。所述方法还包括在包封材料上执行平坦化直至组件晶粒中的金属通孔暴露，以及形成在金属通孔上方且电耦合至金属通孔的重分布线。本专利技术实施例又提供一种封装体包括：组件晶粒、包封材料、金属柱以及重分布线。组件晶粒包括衬底以及侧壁，其具有既不平行于也不垂直于所述衬底的底表面的倾斜部分。包封材料将所述组件晶粒包封在其中，其中所述侧壁的所述倾斜部分接触所述包封材料。金属柱穿过所述包封材料。重分布线在所述金属柱和所述组件晶粒上方且电耦合至所述金属柱和所述组件晶粒。附图说明图1至17B绘示依据一些实施例的形成扇出封装体的中间阶段的横截面图。图18绘示依据一些实施例的形成封装体的工艺流程。具体实施方式以下揭示内容提供用于实施所提供的目标之不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本专利技术为目的。当然，这些仅仅为实例而非用以限制。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包括第一特征与第二特征形成为直接接触的实施例，且也可包括第一特征与第二特征之间可形成有额外特征，使得第一特征与第二特征可不直接接触的实施例。为了简单及清楚起见，各种特征可任意地示出为不同尺寸。此外，本专利技术在各种实例中可重复使用组件标号和/或字母。组件标号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。另外，为了易于描述附图中所示出的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。依据各种示范性实施例提供一种扇出型封装体和形成所述封装体的方法。实施例的一些变化亦将讨论。在全文各视图及说明性实施例中，以相似参考标号表示相似组件。图1至17B绘示依据一些实施例的封装体的形成的中间阶段的横截面图。图1至17B中的步骤亦示意性地绘示在如图18中所示的工艺流程200中。请参照图1，提供芯片(wafer)2。芯片2包括衬底10，其可为半导体衬底(例如硅衬底)，其可以以其它半导体材料来形成(例如锗化硅、碳化硅、III-V化合物半导体材料或类似者)。在衬底10的表面处可形成半导体组件12，半导体组件12可以是晶体管、电容器、电阻器、二极管或类似者。在衬底10上方形成内连结构14(其包括金属线和形成在其中的通孔(via，未图示)。金属线和通孔的材料可以是铜或铜合金，且可使用镶嵌工艺来形成。金属线和通孔电耦合至半导体组件12。内连结构14可包括层间电介质(ILD)16和金属间电介质(IMD)18，其中接触插塞(例如源极/汲极插塞和栅极接触插塞)形成于ILD16中，而金属线和通孔形成于IMD18中。依据一些替代实施例，芯片2为插入件芯片(interposerwafer)，且实质上没有形成集成电路组件，所述的集成电路组件包括形成在其中的晶体管、电阻器、电容器、电感器和/或类似物。在内连结构14上方形成金属接垫(metalpad)20。金属接垫20可包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钨(W)、其合金，和/或其多层。金属接垫20可经由例如是金属线、通孔和其下方内连结构14中的接触插塞，而电耦合至半导体组件12。形成保护层(passivationlayer)22，以覆盖金属接垫20的边缘部分。依据一些示范性实施例，保护层22包括氧化硅层和位于所述氧化硅层上方的氮化硅层，但可使用其它介电材料。于保护层22中形成开口，以暴露出下方的金属接垫20。在保护层22上方形成聚合物层24，其中聚合物层24延伸至保护层22中的开口中。聚合物层24的材料可以是聚苯并恶唑(PBO)、苯并环丁烯(BCB)、聚酰亚胺或类似的材料。于聚合物层24中形成开口，以暴露出金属接垫20。形成金属通孔(metalvia)26，金属通孔26延伸至聚合物层24中，并与金属接垫20接触。相应形成步骤绘示在图18所绘示的工艺流程的步骤202。金属通孔26的材料可以是铜、铝、镍、其合金和/或其多层。依据本专利技术的一些实施例，形成金属通孔26的方法包括图案化聚合物层24以形成开口，通过此开口，暴露出金属接垫20。随后在聚合物层24的上方形成晶籽层(未图示)，且此晶籽层延伸至聚合物层24的开口中。晶籽层的材料可以是阻挡/黏着层(包括钛、氮化钛、钽、氮化钽或类似者)和所述阻挡/黏着层上方的铜或铜合金层。随后在晶籽层上方形成光刻胶(未图示)，接着进行图本文档来自技高网...

【技术保护点】
一种封装体的形成方法，其特征在于，包括：形成覆盖晶片中的金属通孔的第一聚合物层；对所述晶片上执行开槽，以形成沟槽，其中所述沟槽从所述第一聚合物层的顶表面延伸至所述晶片中；对所述晶片执行晶粒切割，以将所述晶片分割为多个组件晶粒，其中切口穿过所述沟槽；将所述多个组件晶粒中的一组件晶粒放置在载体上方，其中所述组件晶粒包括所述金属通孔和部分所述第一聚合物层；在所述组件晶粒上方和周围施配包封材料；按压和固化所述包封材料，其中在所述包封材料固化之後，所述第一聚合物层的第一侧壁以第一倾斜角倾斜；对所述包封材料执行平坦化，至所述第一聚合物层和所述金属通孔暴露出来；以及形成在所述金属通孔上方且电耦合至所述金属通孔的重分布线。

【技术特征摘要】
2016.05.05 US 62/332,252;2016.09.01 US 15/254,4721.一种封装体的形成方法，其特征在于，包括：形成覆盖晶片中的金属通孔的第一聚合物层；对所述晶片上执行开槽，以形成沟槽，其中所述沟槽从所述第一聚合物层的顶表面延伸至所述晶片中；对所述晶片执行晶粒切割，以将所述晶片分割为多个组件晶粒，其中切口穿过所述沟槽；将所述多个组件晶粒中的一组件晶粒放置在载体上方，其中所述组件晶粒包括所述金属通孔和部分所述第一聚合物层；在所述组件晶粒上方和周围施配包封材料；按压和固化所述包封材料，其中在所述包封材料固化之後，所述第一聚合物层的第一侧壁以第一倾斜角倾斜；对所述包封材料执行平坦化，至所述第一聚合物层和所述金属通孔暴露出来；以及形成在所述金属通孔上方且电耦合至所述金属通孔的重分布线。2.根据权利要求1所述的封装体的形成方法，其中所述金属通孔延伸至位于所述第一聚合物层下方的第二聚合物层中，且其中在所述包封材料固化之后，所述第二聚合物层的第二侧壁倾斜且具有大于所述第一倾斜角的第二倾斜角。3.根据权利要求2所述的封装体的形成方法，其中所述第一倾斜角在约50度与约70度之间的范围内；所述第二倾斜角在约70度与约85度之间的范围内。4.根据权利要求1所述的封装体的形成方法，其中在所述第一聚合物层的横截面图中，所述第一侧壁为弯曲的。5.根据权利要求1所述的封装体的形成方法，其中所述开槽导致所述第一聚合物层的...

【专利技术属性】
技术研发人员：邱铭彦，张兢夫，黄信杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71