集成电路制造方法技术
Manufacturing methods of integrated circuits
Including the method of manufacturing an integrated circuit that receives a target integrated circuit design layout with two adjacent blocks, two adjacent blocks, each having a pattern pitch spaced according to the target pattern of two adjacent blocks with different patterns in the target pattern spacing; the intervals between the filling core axis patterning the candidate; in a first color and a second color patterned mandrel candidate region includes a core shaft of the first patterned photo on the first color; and any two adjacent core axis patterning candidate with different colors; the core shaft removed to the candidate second color patterned; and the output for a mandrel pattern mask manufacturing and computer readable format, including using a mandrel mandrel pattern patterned candidate first color color.
【技术实现步骤摘要】
集成电路制造方法
本专利技术实施例涉及用于制造集成电路(IC)的方法，以及特别涉及用于包括具有变化的图案间距的邻接区块的集成电路布局的芯轴以及间隔技术。
技术介绍
半导体集成电路(IC)工业经历了快速成长。集成电路材料以及设计的技术进步产生了数代的集成电路，其中每一代具有比前一代更小以及更复杂的电路。这种缩小过程通常通过提高生产效率以及降低相关成本以提供利益。这种缩小过程也增加集成电路处理以及制造的复杂性。举例来说，当制造鳍式场效晶体管(FinFET)装置时，通常使用间隔技术以加倍曝光的图案。即最终图案的间距减小至仅为第一次曝光图案的一半。典型的间隔技术使用两个掩模。第一个定义第一次曝光中的芯轴图案，以及第二个定义第二次曝光中的切割图案。切割图案移除芯轴图案不需要的部份、衍生物或者两者。接着，于剩余的芯轴图案的侧壁上形成间隔物图案(spacerpattern)。间隔物图案的间距减小至仅为芯轴图案的间距的一半。间隔物图案用于半导体基板中或者半导体基板上的图案化层，例如于形成用于鳍式场效晶体管的栅极电极的工艺中。随着装置集成度的增加，通常期望将多个区块或巨集封装至一个...
【技术保护点】
一种集成电路制造方法，其特征在于，包括：接收具有两个邻接区块的一目标集成电路设计布局，上述两个邻接区块中的每一个具有根据一图案间距间隔开的目标图案，上述两个邻接区块具有不同的图案间距；于上述目标图案之间的间隔中填充多芯轴图案化候选区；以一第一颜色以及一第二颜色着色上述芯轴图案化候选区，包括：将上述芯轴图案化候选区中的第一个着上上述第一颜色；以及将任意两个相邻的芯轴图案化候选区着上不同颜色；移除以上述第二颜色着色的上述芯轴图案化候选区；以及输出用于掩模制造的计算机可读取格式的一芯轴图案，上述芯轴图案包括以上述第一颜色着色的上述芯轴图案化候选区。
【技术特征摘要】
2016.04.28 US 62/328,861;2016.09.16 US 15/267,3411.一种集成电路制造方法，其特征在于，包括：接收具有两个邻接区块的一目标集成电路设计布局，上述两个邻接区块中的每一个具有根据一图案间距间隔开的目标图案，上述两个邻接区块具有不同的...
【专利技术属性】
技术研发人员：江嘉评，张雅婷，郑文立，郑年富，池明辉，黄文俊，刘如淦，高蔡胜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。